特許

J-GLOBAL ID：201003076030802074

半導体装置及びその製造方法、固体撮像素子

発明者： 萬田 周治 ,  高橋 洋
出願人/特許権者： ソニー株式会社
代理人 (1件)： 特許業務法人信友国際特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2009-134424
公開番号（公開出願番号）：特開2010-283086
出願日： 2009年06月03日
公開日（公表日）： 2010年12月16日
要約：

【課題】生産性良く、歩留まり良く製造することを可能にする構造の半導体装置を提供する。【解決手段】n型の不純物が導入された電極層15と、その上の不純物が導入されていない電極層17との積層構造であるゲート電極21を含む、縦型のNMOSトランジスタと、電極層15とその上の電極層16との積層構造であるゲート電極22,23を含む、平面型のNMOSトランジスタと、電極層15とその上のp型の不純物が導入された電極層17との積層構造であり、p型の電極であるゲート電極24を含む、平面型のPMOSトランジスタと、縦型のNMOSトランジスタの下に形成された、フォトダイオード等の他の回路素子とを含む半導体装置を構成する。【選択図】図1

請求項（抜粋）：

半導体基体にゲート電極が埋め込まれて形成された縦型の第1導電型チャネルのMOSトランジスタと、前記半導体基体上にゲート電極が形成された平面型の第1導電型チャネルのMOSトランジスタと、前記半導体基体上にゲート電極が形成された平面型の第2導電型チャネルのMOSトランジスタとを有する半導体装置であって、 第1導電型の不純物が導入された電極層と、その上の不純物が導入されていない電極層との積層構造である前記ゲート電極を含む、前記縦型の第1導電型チャネルのMOSトランジスタと、 第1導電型の不純物が導入された電極層と、その上の不純物が導入されていない電極層との積層構造である前記ゲート電極を含む、前記平面型の第1導電型チャネルのMOSトランジスタと、 第1導電型の不純物が導入された電極層と、その上の第2導電型の不純物が導入された電極層との積層構造であり、第2導電型の電極である前記ゲート電極を含む、前記平面型の第2導電型チャネルのMOSトランジスタと、 前記縦型の第1導電型チャネルのMOSトランジスタの下又は上に形成された、トランジスタ以外の他の回路素子とを含む、 半導体装置。

IPC (6件)：

H01L 27/146 ,  H01L 27/14 ,  H01L 29/78 ,  H04N 5/335 ,  H01L 27/088 ,  H01L 21/823

FI (6件)：

H01L27/14 A ,  H01L27/14 K ,  H01L29/78 653B ,  H04N5/335 E ,  H01L27/08 102A ,  H01L27/08 102E

Fターム (36件)：

4M118AA01 ,  4M118AA10 ,  4M118AB01 ,  4M118AB10 ,  4M118BA14 ,  4M118CA02 ,  4M118DD04 ,  4M118EA20 ,  4M118FA28 ,  4M118FA33 ,  4M118FA50 ,  4M118GA02 ,  4M118GC07 ,  4M118GD04 ,  5C024CY47 ,  5C024GX03 ,  5C024GY31 ,  5C024HX40 ,  5F048AA07 ,  5F048AA09 ,  5F048AB03 ,  5F048AB10 ,  5F048AC01 ,  5F048AC03 ,  5F048AC10 ,  5F048BA01 ,  5F048BA12 ,  5F048BB05 ,  5F048BB06 ,  5F048BB07 ,  5F048BB12 ,  5F048BD07 ,  5F048BE03 ,  5F048BF12 ,  5F048BG13 ,  5F048CB07

引用特許：

審査官引用 (2件)

• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願2006-169765   出願人：エルピーダメモリ株式会社
• 固体撮像装置
  公報種別：公開公報   出願番号：特願2004-028353   出願人：ソニー株式会社