特許
J-GLOBAL ID：201003082755712747

基板処理方法および基板処理装置

発明者：
安瀬 博人

安瀬 博人 について


出願人/特許権者：
株式会社ニューフレアテクノロジー

株式会社ニューフレアテクノロジー について


代理人 (1件)： 大阿久 敦子
公報種別：公開公報
出願番号（国際出願番号）：特願2008-239877
公開番号（公開出願番号）：特開2010-073899
出願日： 2008年09月18日
公開日（公表日）： 2010年04月02日
要約：
【課題】基板上にレジスト膜と帯電防止膜とを積層してなる試料において、ミキシング層の影響を排して、パターンプロファイルの劣化が無い、高精度なレジストパターンを形成する基板処理方法を提供する。【解決手段】化学増幅型レジスト膜とこの化学増幅型レジスト膜上に形成された導電性膜とを有する基板試料に所望のパターンを露光する露光工程と、露光後の基板試料に加熱処理をする加熱工程と、加熱処理された基板試料上のレジスト膜に現像処理をする現像工程と、露光工程と加熱工程との間または加熱工程と現像工程との間に、導電性膜、化学増幅型レジスト膜の一部をドライエッチングまたはアッシングにより剥離する剥離工程とを有する。【選択図】図3
請求項（抜粋）：
化学増幅型レジスト膜と前記化学増幅型レジスト膜上に形成された導電性膜とを有する基板試料に所望のパターンを露光する露光工程と、 前記露光後の基板試料に加熱処理をする加熱工程と、 前記加熱処理された基板試料上のレジスト膜に現像処理をする現像工程とを備え、 前記露光工程と前記加熱工程との間または前記加熱工程と前記現像工程との間に、前記導電性膜、前記化学増幅型レジスト膜の一部をドライエッチングまたはアッシングにより剥離する剥離工程をさらに有することを特徴とする基板処理方法。
IPC (3件)：
H01L 21/027 ,  G03F 7/30 ,  G03F 7/38
FI (6件)：
H01L21/30 541P ,  H01L21/30 568 ,  H01L21/30 572A ,  H01L21/30 575 ,  G03F7/30 501 ,  G03F7/38 511
Fターム (10件)：
2H096FA01 ,  2H096FA10 ,  2H096GA21 ,  2H096JA03 ,  5F046BA07 ,  5F046LA18 ,  5F046MA12 ,  5F056DA01 ,  5F056DA08 ,  5F056DA13
引用特許：
出願人引用 (2件)

前のページに戻る

TOP

BOTTOM