特許
J-GLOBAL ID:201003083671461133
薄膜トランジスタ及び薄膜トランジスタの製造方法
発明者:
出願人/特許権者:
代理人 (1件):
木村 満
公報種別:公開公報
出願番号(国際出願番号):特願2009-070505
公開番号(公開出願番号):特開2010-225780
出願日: 2009年03月23日
公開日(公表日): 2010年10月07日
要約:
【課題】微結晶シリコンをチャンネル領域として用い、良好にリーク電流を抑制することが可能な薄膜トランジスタ及びその製造方法を提供する。【解決手段】薄膜トランジスタ100は、基板11と、ゲート電極112と、ゲート絶縁膜113と、微結晶シリコンから形成された半導体層(チャンネル領域)114と、第1のオーミックコンタクト層116,117と、第2のオーミックコンタクト層118,119と、ドレイン電極120と、ソース電極121と、を備える。半導体層114と、ドレイン電極120及びソース電極121との間に、第2のオーミックコンタクト層118,119の不純物濃度より低い第1のオーミックコンタクト層116,117を形成することにより、第1のオーミックコンタクト層116,117内に空乏層が良好に広がり、薄膜トランジスタ100のリーク電流を良好に抑制することができる。【選択図】図1
請求項(抜粋):
微結晶シリコンから形成された半導体層と、
前記半導体層上に設けられたドレイン電極と、
前記半導体層上に設けられたソース電極と、
前記半導体層と、前記ドレイン電極及び前記ソース電極との間に、それぞれ設けられたオーミックコンタクト層と、を備え、
前記オーミックコンタクト層は、前記半導体層の一部の領域上に直接設けられた第1のオーミックコンタクト層と、該第1のオーミックコンタクト層上に設けられた第2のオーミックコンタクト層と、を備え、
前記第1のオーミックコンタクト層の不純物濃度は、前記第2のオーミックコンタクト層の不純物濃度より低いことを特徴とする薄膜トランジスタ。
IPC (2件):
H01L 29/786
, H01L 21/336
FI (2件):
H01L29/78 616U
, H01L29/78 627B
Fターム (40件):
5F110AA06
, 5F110BB02
, 5F110CC07
, 5F110DD02
, 5F110EE03
, 5F110EE04
, 5F110EE06
, 5F110EE14
, 5F110EE43
, 5F110EE44
, 5F110FF03
, 5F110FF29
, 5F110GG02
, 5F110GG14
, 5F110GG16
, 5F110GG44
, 5F110HK04
, 5F110HK06
, 5F110HK09
, 5F110HK16
, 5F110HK22
, 5F110HK25
, 5F110HK27
, 5F110HK28
, 5F110HK32
, 5F110HL03
, 5F110HL04
, 5F110HL06
, 5F110HL11
, 5F110HL22
, 5F110HL23
, 5F110NN02
, 5F110NN24
, 5F110NN27
, 5F110NN33
, 5F110NN35
, 5F110NN73
, 5F110PP01
, 5F110QQ06
, 5F110QQ09
引用特許: