特許
J-GLOBAL ID:201003090083545580
ソリッドステートメモリのプログラミング速度の特定と制御
発明者:
出願人/特許権者:
代理人 (2件):
野村 泰久
, 大菅 義之
公報種別:公表公報
出願番号(国際出願番号):特願2010-513325
公開番号(公開出願番号):特表2010-530594
出願日: 2008年06月09日
公開日(公表日): 2010年09月09日
要約:
2ビット以上のビットパターンを示しているアナログデータ信号を受け取って、送るように構成されたメモリデバイスは、個々のビットを示したデータ信号を伝えるデバイスと比較して、転送速度の増加を容易にする。そのようなメモリデバイスのプログラミングは、メモリセルのプログラミングの速度(すなわち、個別のしきい値電圧の変化速度)の決定と、ビット線イネーブル電圧より大きくインヒビット電圧より小さいプログラミング速度制御電圧で、対応するビット線のバイアスを行う。この電圧は、プログラミング速度を変更するために調節することが出来る。プログラミング処理の期間中、もしくはプログラミング速度の変更が望まれるまで、適切なビット線バイアスを維持するために、そのビット線と接続されているキャパシタにはプログラミング速度制御電圧が保持される。
請求項(抜粋):
ビット線と接続されたメモリセルの列を持つメモリセルのアレイを含む ソリッドステートメモリにおけるプログラミング速度の特定及び制御の方法であって、
前記アレイの残りのメモリセルより速い速度でプログラムされる前記アレイのメモリセルを特定し、及び
前記速い速度でプログラムされる前記メモリセルを、選択されたビット線のバイアスを調整することによって、前記残りのメモリセルと実質的に同じプログラミング速度で、それぞれのプログラム状態に至らせる、
ことを含む方法。
IPC (2件):
FI (4件):
G11C17/00 611E
, G11C17/00 611A
, G11C17/00 622E
, G11C17/00 641
Fターム (9件):
5B125BA01
, 5B125BA19
, 5B125CA14
, 5B125DB08
, 5B125DB12
, 5B125DE07
, 5B125EA05
, 5B125FA01
, 5B125FA02
引用特許: