特許
J-GLOBAL ID:201003095237498876

半導体装置

発明者:
出願人/特許権者:
代理人 (3件): 山崎 宏 ,  田中 光雄 ,  仲倉 幸典
公報種別:公開公報
出願番号(国際出願番号):特願2008-173367
公開番号(公開出願番号):特開2010-016093
出願日: 2008年07月02日
公開日(公表日): 2010年01月21日
要約:
【課題】ワイヤボンドを行っても、断線、抵抗増加および信頼性低下を防ぐことができると共に、歩留まりを向上できる半導体装置を提供する。【解決手段】基板101の上面には半導体層102が形成されている。基板101および半導体層102を貫通するバイアホール110が形成され、半導体層102上にはソース電極104およびドレイン電極105が形成されている。ソース電極104はソース配線107に電気的に接続されている。バイアホール110およびソース配線107上に絶縁膜103が形成されている。絶縁膜103上には、ドレイン電極105に電気的に接続されたドレイン配線108が形成されている。ドレイン配線108は、バイアホール110と重なる領域以外の領域に形成されている。つまり、バイアホール110の上方においてドレイン配線108が形成されていない。【選択図】図1
請求項(抜粋):
基板と、 上記基板の上面に形成された半導体層と、 上記半導体層上に形成された第1の電極と、 上記半導体層上に形成された第2の電極と、 上記半導体層に形成された第1のバイアホールと、 上記第1の電極に電気的に接続された第1の配線と、 上記第1のバイアホールおよび上記第1の配線上に形成された絶縁膜と、 上記絶縁膜上に形成され、上記第2の電極に電気的に接続された第2の配線と を備え、 上記第2の配線は、上記第1のバイアホールと重なる領域以外の領域に形成されていることを特徴とする半導体装置。
IPC (4件):
H01L 21/338 ,  H01L 29/812 ,  H01L 21/320 ,  H01L 23/52
FI (5件):
H01L29/80 U ,  H01L21/88 J ,  H01L21/88 T ,  H01L29/80 Q ,  H01L29/80 P
Fターム (37件):
5F033GG02 ,  5F033HH08 ,  5F033HH13 ,  5F033HH17 ,  5F033JJ11 ,  5F033JJ13 ,  5F033KK08 ,  5F033KK11 ,  5F033KK17 ,  5F033MM05 ,  5F033MM21 ,  5F033MM30 ,  5F033RR22 ,  5F033UU04 ,  5F033XX17 ,  5F033XX19 ,  5F102FA03 ,  5F102FA10 ,  5F102GA01 ,  5F102GB02 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ02 ,  5F102GJ03 ,  5F102GJ04 ,  5F102GJ05 ,  5F102GL04 ,  5F102GM04 ,  5F102GS01 ,  5F102GT01 ,  5F102GT06 ,  5F102GV03 ,  5F102GV05 ,  5F102GV07 ,  5F102GV08 ,  5F102HC15 ,  5F102HC30
引用特許:
出願人引用 (1件)
  • 半導体装置
    公報種別:公開公報   出願番号:特願2004-125913   出願人:松下電器産業株式会社
審査官引用 (2件)

前のページに戻る