特許

J-GLOBAL ID：201003098980414490

電界効果トランジスタ

発明者： 按田 義治 ,  石田 秀俊 ,  上田 哲三
出願人/特許権者： パナソニック株式会社
代理人 (1件)： 新居 広守
公報種別：公開公報
出願番号（国際出願番号）：特願2008-311416
公開番号（公開出願番号）：特開2010-135640
出願日： 2008年12月05日
公開日（公表日）： 2010年06月17日
要約：

【課題】低オン抵抗のFETを提供する。【解決手段】本発明のFETは、第1の窒化物半導体層103と、第1の窒化物半導体層103の上に形成され、第1の窒化物半導体層103よりもバンドギャップエネルギーが大きい第2の窒化物半導体層104と、第2の窒化物半導体層104の上に形成された第3の窒化物半導体層105と、第3の窒化物半導体層105の上に形成され、第3の窒化物半導体層105よりもバンドギャップエネルギーが大きい第4の窒化物半導体層106とを備え、第1の窒化物半導体層103及び第2の窒化物半導体層104のヘテロ接合界面には、チャネルが形成される。【選択図】図1

請求項（抜粋）：

第1の窒化物半導体層と、 前記第1の窒化物半導体層の上に形成され、前記第1の窒化物半導体層よりもバンドギャップエネルギーが大きい第2の窒化物半導体層と、 前記第2の窒化物半導体層の上に形成された第3の窒化物半導体層と、 前記第3の窒化物半導体層の上に形成され、前記第3の窒化物半導体層よりもバンドギャップエネルギーが大きい第4の窒化物半導体層とを備え、 前記第1の窒化物半導体層及び前記第2の窒化物半導体層のヘテロ接合界面には、チャネルが形成される 電界効果トランジスタ。

IPC (4件)：

H01L 21/338 ,  H01L 29/778 ,  H01L 29/812 ,  H01L 29/41

FI (2件)：

H01L29/80 H ,  H01L29/44 L

Fターム (42件)：

4M104AA04 ,  4M104AA07 ,  4M104BB05 ,  4M104BB06 ,  4M104BB07 ,  4M104BB14 ,  4M104FF13 ,  4M104FF27 ,  4M104FF31 ,  4M104GG12 ,  5F102FA01 ,  5F102FA02 ,  5F102FA03 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GD10 ,  5F102GJ02 ,  5F102GJ03 ,  5F102GJ04 ,  5F102GJ10 ,  5F102GK04 ,  5F102GL04 ,  5F102GL07 ,  5F102GL08 ,  5F102GL16 ,  5F102GM04 ,  5F102GN04 ,  5F102GN08 ,  5F102GQ01 ,  5F102GQ05 ,  5F102GQ06 ,  5F102GR04 ,  5F102GR09 ,  5F102GR12 ,  5F102GS02 ,  5F102GT03 ,  5F102GV06 ,  5F102GV07 ,  5F102GV08 ,  5F102GV09 ,  5F102HC01

引用特許：

出願人引用 (2件)

• 電界効果型化合物半導体装置
  公報種別：公開公報   出願番号：特願2001-164908   出願人：富士通株式会社
• 半導体装置および半導体装置の製造方法
  公報種別：公開公報   出願番号：特願2007-312701   出願人：松下電器産業株式会社