文献

J-GLOBAL ID：201102276398228109   整理番号：11A0156659

簡単なアドレス指定機能がある複数のメモリモジュールにおけるウィンドウ・ベースのイメージ加工のための記憶割当

Memory Allocation for Window-Based Image Processing on Multiple Memory Modules with Simple Addressing Functions

著者 (3件)： WAIDYASOORIYA Hasitha M. (Tohoku Univ., Sendai-shi, JPN) ,  HARIYAMA Masanori (Tohoku Univ., Sendai-shi, JPN) ,  KAMEYAMA Michitaka (Tohoku Univ., Sendai-shi, JPN)
資料名： IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences (Institute of Electronics, Information and Communication Engineers)  (IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences (Institute of Electronics, Information and Communication Engineers))
巻： E94-A  号： 1  ページ： 342-351  発行年： 2011年01月01日 
JST資料番号： F0699C  ISSN： 0916-8508  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 英語 (EN)

抄録/ポイント： 小出力埋め込みプロセッサのアクセラレータ・コアには,オンチップの複数のメモリモジュールがある。データ・アクセスを増加させ,並列データ・アクセスを許容する。乗数やディバイダなどの大きい機能ユニットがアドレス指定に使用されるとき,大きな電力とチップ面積が消費される。したがって,最近の小出力プロセッサは,パワーと領域を減少させるのに,加算器やカウンタなどの小さい機能ユニットを使用する。そのような小さい機能ユニットでは,複数のメモリモジュールの中に,データをコピーせずに複雑なアドレス指定パターンを実装するのが難しくなる。データ2重化は,記憶容量を浪費して,データ転送時間をかなり増加する。この報告書は,多くのアプリケーションで広く使用されるウィンドウ・ベースの画像処理のためのメモリ2重化を抑えるための方法を提案する。アクセラレータ・コアを使用した評価は,提案方法がデータ量とデータ転送時間を50%以上短縮するのを示している。(翻訳著者抄録)

シソーラス用語： 番地付 ,  *記憶装置 ,  データ処理システム ,  半導体チップ ,  画像処理 ,  データ転送
準シソーラス用語： アクセラレータ ,  アドレス指定 ,  チップ【IC】 ,  *メモリ

分類 (2件)： 半導体集積回路  (NC03162T) ,  記憶方式  (JC02040V)

引用文献 (10件)：

• KONDO, H. Design and implementation of a configurable heterogeneous multicore SoC with nine CPUs and two matrix processors. IEEE J. Solid-State Circuits. 2008, 43, 4, 892-901
• WANG, P. H. EXOCHI : Architecture and programing environment for a heterogeneous multi-core multithreaded system. Proc. PLDI'07. 2007, 156-166
• SHIKANO, H. Heterogeneous multicore architecture that enables 54x AAC-LC stereo encoding. IEEE J. Solid-State Circuits. 2008, 43, 4, 902-910
• SIVAKUMAR, K. Morphologically constrained grfs : Applications to texture synthesis and analysis. IEEE Trans. Pattern. Anal. Mach. Intell. 1999, 21, 2, 99-113
• HARIYAMA, M. Architecture of a stereo matching VLSI processor based on hierarchically parallel memory access. IEICE Trans. Inf. & Syst., D. 2005, E88-D, 7, 1486-1491

タイトルに関連する用語 (5件)： アドレス指定 ,  メモリモジュール ,  ウィンドウ ,  イメージ ,  記憶割当