特許

J-GLOBAL ID：201103001166693357

ユークリッド互除法実行回路及び演算回路

発明者： 池上 真紀
出願人/特許権者： 沖電気工業株式会社
代理人 (1件)： 工藤 宣幸
公報種別：特許公報
出願番号（国際出願番号）：特願平11-026091
公開番号（公開出願番号）：特開2000-222385
特許番号：特許第3953220号
出願日： 1999年02月03日
公開日（公表日）： 2000年08月11日
請求項（抜粋）：

【請求項1】それぞれが同一の内部構成を有し、各回次の除算演算において、それぞれが被除数の蓄積手段としての役割、被除数を順次入力すると共に、除算終了時に余りを得る手段としての役割、除数の保持手段としての役割のうち相互に重複しないように割り当てられたいずれか一つの役割を実行する第1、第2及び第3のシフトレジスタ部と、 各回次の除算演算の完了時、現回次の除算演算で被除数の蓄積手段としての役割を割り当てられていたシフトレジスタ部に対しては、次回次の除算演算において被除数を順次入力すると共に、除算終了時に余りを得る手段としての役割を実行するよう割り当てを指示し、現回次の除算演算で被除数を順次入力すると共に、除算終了時に余りを得る手段としての役割を割り当てられていたシフトレジスタ部に対しては、次回次の除算演算において除数の保持手段としての役割を実行するよう割り当てを指示し、現回次の除算演算で除数の保持手段としての役割を割り当てられていたシフトレジスタ部に対しては、次回次の除算演算において被除数の蓄積手段としての役割を実行するよう割り当てを指示することにより、各回次の除算演算毎に、各シフトレジスタ部に割り当てる役割を再設定する制御手段と を備えることを特徴とするユークリッド互除法実行回路。

IPC (3件)：

G06F 7/72 ( 200 6.01) ,  H03M 13/15 ( 200 6.01) ,  G06F 11/10 ( 200 6.01)

FI (3件)：

G06F 7/72 ,  H03M 13/15 ,  G06F 11/10 330 P

引用特許：

出願人引用 (3件)

• 特開平3-195216
  
• ユークリッド互除演算回路
  公報種別：公開公報   出願番号：特願平10-322063   出願人：シャープ株式会社
• エラー検出訂正装置
  公報種別：公開公報   出願番号：特願平5-244761   出願人：株式会社日立製作所, 日立コンピュータ機器株式会社