特許
J-GLOBAL ID：201103002734116510

冗長伝送システム

発明者：
林 智之

林 智之 について

, 
稲葉 晋一

稲葉 晋一 について

, 
齊藤 義孝

齊藤 義孝 について


出願人/特許権者：
沖電気工業株式会社

沖電気工業株式会社 について


代理人 (1件)： 工藤 宣幸
公報種別：特許公報
出願番号（国際出願番号）：特願平11-344168
公開番号（公開出願番号）：特開2001-160793
特許番号：特許第3642707号
出願日： 1999年12月03日
公開日（公表日）： 2001年06月12日
請求項（抜粋）：
【請求項1】第1の伝送装置と第2の伝送装置との間で、少なくとも第1の回線と第2の回線が並列的に接続され、前記第1の伝送装置が、第1の回線を終端する第1の回線終端回路と、第2の回線を終端する第2の回線終端回路と、第1の回線終端回路または第2の回線終端回路のいずれかを現用系とし、いずれかを予備系とする系切替え処理を実行する制御回路と、当該制御回路に接続され、前記系切替え処理の過程における第1の伝送装置と第2の伝送装置の間の通信または第1の伝送装置内の内部処理に応じて、逐次、時系列に発生する系切替え過程情報を記憶する主記憶手段とを備えた冗長伝送システムにおいて、前記第1の回線終端回路および第2の回線終端回路は、前記主記憶手段が記憶している系切替え過程情報が、前記制御回路に対するリセット処理によって失われることに備えるため、当該系切替え過程情報を、不揮発的に記憶するバックアップ記憶手段と、当該バックアップ記憶手段が記憶している最新の系切替え過程情報の順番を指定する順番指定情報を格納する順番記憶手段とを備え、前記リセット処理の直後に、第2の回線終端回路内に設けられた順番記憶手段が記憶している順番指定情報と第1の回線終端回路内に設けられた順番記憶手段が記憶している順番指定情報とが相違する場合、より遅い順番を指定する順番指定情報を格納している順番記憶手段と同じ回線終端回路内のバックアップ記憶手段の記憶内容が、より新しい系切替え過程情報であると判定し、新しい方の系切替え過程情報を、前記主記憶手段に読み込んで、リセット処理以降の系切替え処理を進行させることを特徴とする冗長伝送システム。
IPC (2件)：
H04J 3/00 ,  H04L 1/22
FI (3件)：
H04J 3/00 R ,  H04J 3/00 U ,  H04L 1/22
引用特許：
出願人引用 (3件)

前のページに戻る

TOP

BOTTOM