特許
J-GLOBAL ID:201103003040571658

半導体レジスタ素子

発明者:
出願人/特許権者:
代理人 (1件): 森本 義弘
公報種別:特許公報
出願番号(国際出願番号):特願2000-058059
公開番号(公開出願番号):特開2001-251180
特許番号:特許第3649640号
出願日: 2000年03月03日
公開日(公表日): 2001年09月14日
請求項(抜粋):
【請求項1】 CMOS型半導体集積回路の回路網内で電源電圧供給系統を、電源電圧供給時のみ情報記憶を行う一時記憶素子群に給電する第1の電源配線と、組合わせ論理またはバッファの機能を行う非記憶素子群または電源電圧遮断時も情報記憶を有する恒久的記憶素子群またはアナログ機能素子群またはその他から構成される前記一時記憶素子群以外の素子群に給電する第2の電源配線とに分割し、 前記一時記憶素子群の入力端子へ接続される前記素子群からの出力論理の保持と不定論理の流入防止をすることで、前記一時記憶素子群内の各一時記憶素子の入力端子に接続される前記素子群の電源電圧を遮断しても、前記一時記憶素子の記憶情報を前記一時記憶素子群以外の素子の電源電圧遮断の直前の状態で破壊されることなく保持し、前記一時記憶素子群以外の素子の電源電圧の供給を復帰した後、前記電源電圧遮断の直前の状態から前記集積回路の動作を再開するように構成するとともに、 前記電源電圧供給系統を前記一時記憶素子群と前記一時記憶素子群以外の素子群との分割を、 前記集積回路に接続される外部機器が前記素子群の電源電圧遮断時にも前記一時記憶素子群以外の素子を介して前記集積回路と電気的に情報交換の保持または制御および被制御の保持を必須とする前記一時記憶素子群以外の素子群と、 前記情報交換の保持または前記制御および被制御の保持を必須としない前記一時記憶素子群以外の素子群とに電源電圧供給系統を分割した半導体レジスタ素子。
IPC (2件):
H03K 23/54 ,  G11C 7/00
FI (2件):
H03K 23/54 B ,  G11C 7/00 311 E
引用特許:
審査官引用 (2件)
  • 低消費電力半導体集積回路
    公報種別:公開公報   出願番号:特願平9-245152   出願人:日本電気株式会社
  • 論理回路
    公報種別:公開公報   出願番号:特願平4-337898   出願人:日本電信電話株式会社

前のページに戻る