特許
J-GLOBAL ID：201103003672154068
利得可変回路
発明者：
,
,
,
,
,
出願人/特許権者：
代理人 (3件)：
山川 政樹
, 黒川 弘朗
, 山川 茂樹
公報種別：公開公報
出願番号（国際出願番号）：特願2010-071729
公開番号（公開出願番号）：特開2011-205471
出願日： 2010年03月26日
公開日（公表日）： 2011年10月13日
要約：
【課題】利得制御信号の分配配線を簡素化し、回路の高周波化・広帯域化を実現し、負方向の利得可変幅を増大させる。【解決手段】利得可変回路は、入力信号Inを増幅する可変利得増幅器(VGA)1と、VGA1の出力信号Out1を増幅する固定利得増幅器(Amp)2と、Amp2の出力信号Out2の振幅を検出して、検出した振幅と予め設定された振幅設定値とが等しくなるようにVGA1の利得を制御する自動利得調整回路(AGC)3とを備える。VGA1は、ギルバートセル型の可変利得増幅器である。【選択図】 図1
請求項（抜粋）：
入力信号を増幅する可変利得増幅器と、
この可変利得増幅器の出力信号を増幅する固定利得増幅器と、
この固定利得増幅器の出力信号の振幅を検出して、検出した振幅と予め設定された振幅設定値とが等しくなるように前記可変利得増幅器の利得を制御する自動利得調整回路とを備え、
前記可変利得増幅器は、ギルバートセル型の可変利得増幅器であることを特徴とする利得可変回路。
IPC (2件)：
FI (2件)：
Fターム (25件)：
5J100BA06
, 5J100KA05
, 5J100QA01
, 5J500AA01
, 5J500AA12
, 5J500AC00
, 5J500AC62
, 5J500AC92
, 5J500AH02
, 5J500AH25
, 5J500AK00
, 5J500AK02
, 5J500AK05
, 5J500AK48
, 5J500AM01
, 5J500AM11
, 5J500AM22
, 5J500AT01
, 5J500AT02
, 5J500AT03
, 5J500AT06
, 5J500DN03
, 5J500DN23
, 5J500DN25
, 5J500DP02
