特許
J-GLOBAL ID：201103003952609460

固体撮像装置、撮像装置、および固体撮像装置の製造方法

発明者：
正垣 敦

正垣 敦 について

, 
山村 育弘

山村 育弘 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (1件)： 佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願2009-233226
公開番号（公開出願番号）：特開2011-082330
出願日： 2009年10月07日
公開日（公表日）： 2011年04月21日
要約：
【課題】光電変換素子の面積の低下を最小限に抑制しながら、高機能化を図る。【解決手段】固体撮像装置1は、半導体基板11と、半導体基板11に形成される複数の画素回路22とを有する。半導体基板11に形成される画素回路22は、光電変換素子25と、光電変換素子25と隣り合って形成される第1埋め込みゲート電極51と、光電変換素子25および第1埋め込みゲート電極51から離間して形成される第2埋め込みゲート電極56と、第1埋め込みゲート電極51と第2埋め込みゲート電極56との間に形成される第1拡散層55と、第1埋め込みゲート電極51と第2埋め込みゲート電極56との間において、第1拡散層55と離間した状態で重ねて形成される第2拡散層60とを有する。光電変換素子25に蓄積された電荷は、第1拡散層55を通じて第2拡散層60へ転送される。【選択図】図5
請求項（抜粋）：
半導体基板と、 前記半導体基板に形成される複数の画素回路と を有し、 前記半導体基板に形成される前記画素回路は、 光電変換素子と、 前記光電変換素子と隣り合って形成される第1埋め込みゲート電極と、 前記光電変換素子および前記第1埋め込みゲート電極から離間して形成される第2埋め込みゲート電極と、 前記第1埋め込みゲート電極と前記第2埋め込みゲート電極との間に形成される第1拡散層と、 前記第1埋め込みゲート電極と前記第2埋め込みゲート電極との間において、前記第1拡散層と離間した状態で重ねて形成される第2拡散層と を有し、 前記光電変換素子に蓄積された電荷は、 前記第1拡散層を通じて前記第2拡散層へ転送される 固体撮像装置。
IPC (2件)：
H01L 27/146 ,  H04N 5/335
FI (2件)：
H01L27/14 A ,  H04N5/335 U
Fターム (21件)：
4M118AB01 ,  4M118BA14 ,  4M118CA02 ,  4M118CA04 ,  4M118CA18 ,  4M118DA32 ,  4M118DD04 ,  4M118DD12 ,  4M118EA11 ,  4M118EA14 ,  4M118EA15 ,  4M118FA06 ,  4M118FA27 ,  4M118FA28 ,  4M118FA33 ,  4M118GB03 ,  4M118GB07 ,  5C024AX01 ,  5C024CX41 ,  5C024GX03 ,  5C024GY31
引用特許：
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM