特許
J-GLOBAL ID：201103004055640059

半導体装置の製造方法

発明者：
西郷 薫

西郷 薫 について

, 
井上 文彦

井上 文彦 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について


代理人 (1件)： 伊東 忠彦
公報種別：特許公報
出願番号（国際出願番号）：特願平11-155475
公開番号（公開出願番号）：特開2000-349167
特許番号：特許第4005269号
出願日： 1999年06月02日
公開日（公表日）： 2000年12月15日
請求項（抜粋）：
【請求項1】 半導体基板と、該半導体基板上に形成されたpチャネルMOSトランジスタを構成する第一のゲート電極と、前記半導体基板上に形成されたnチャネルMOSトランジスタを構成する第二のゲート電極とを有する半導体装置を製造する方法において、 前記第一及び第二のゲート電極を、それぞれp型およびn型の導電型に形成する工程と、 オゾンとテトラエトキシシランを原料とした熱分解CVD法を用いて、前記第一のゲート電極の側壁を覆う部分における膜厚が、前記第二のゲート電極の側壁を覆う部分における膜厚よりも厚い第1絶縁膜を形成する工程と、 前記第1絶縁膜をエッチバックすることにより、前記第一及び第二のゲート電極のそれぞれの側壁に、前記第一のゲート電極の方が相対的に膜厚が厚くなっている第1側壁絶縁膜を形成する工程とを有することを特徴とする半導体装置の製造方法。
IPC (2件)：
H01L 21/8238 ( 200 6.01) ,  H01L 27/092 ( 200 6.01)
FI (1件)：
H01L 27/08 321 E
引用特許：
出願人引用 (3件) 審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM