特許

J-GLOBAL ID：201103007559493889

読み出し専用メモリおよび該メモリのプログラミング方法

発明者： エルトムーテ ヴォールラープ ,  ヴェルナー ヴェーバー
出願人/特許権者： シーメンス アクチエンゲゼルシヤフト
代理人 (4件)： 矢野 敏雄 ,  山崎 利臣 ,  久野 琢也 ,  ラインハルト・アインゼル
公報種別：特許公報
出願番号（国際出願番号）：特願平11-034759
公開番号（公開出願番号）：特開平11-317088
特許番号：特許第3571241号
出願日： 1999年02月12日
公開日（公表日）： 1999年11月16日
請求項（抜粋）：

【請求項1】ビットライン(BL)の少なくとも1つの電圧(V)を評価および制御する装置(M1,M2,M3)を少なくとも1つ備えた、電気的にプログラミング可能な読み出し専用メモリにおいて、メモリセル(Z)が少なくとも1つ設けられており、該メモリセルは、浮遊ゲートを備えたトランジスタを有し、該トランジスタの制御ゲートはワードライン(WL)と接続されており、該トランジスタのドレイン端子はビットライン(BL)と接続されており、該トランジスタのソース端子は基準電位(VL)と接続されており、前記ビットラインは、第1のpチャネルMOSトランジスタ(M1)を介してビットライン供給電源電圧(VBL)と接続されており、該第1pチャネルMOSトランジスタ(M1)のゲート(CH)は、第2のpチャネルMOSトランジスタ(M2)を介して前記ビットライン供給電源電圧(VBL)と接続されており、前記第1pチャネルMOSトランジスタの前記ゲート(CH)はnチャネルMOSトランジスタ(M3)を介して基準電位(GND)と接続されており、前記ビットラインは、前記第2pチャネルMOSトランジスタのゲートと接続されており、前記nチャネルMOSトランジスタ(M3)のゲートは、パルス形状電圧(PHI)に対する入力側と接続されており、プログラム時には該nチャネルMOSトランジスタ(M3)に正のパルスが加えられ、ワードラインに正のパルスおよび負のパルスとを有するパルス列が供給されることを特徴とする読み出し専用メモリ。

IPC (2件)：

G11C 16/02 ,  G11C 16/06

FI (4件)：

G11C 17/00 611 E ,  G11C 17/00 611 A ,  G11C 17/00 634 Z ,  G11C 17/00 641

引用特許：

出願人引用 (2件)

• 不揮発性半導体記憶装置
  公報種別：公開公報   出願番号：特願平8-239077   出願人：三菱電機株式会社
• 不揮発性メモリセル及びその閾値の調整方法、複数のトランジスタの閾値の調整方法並びに不揮発性記憶装置及びその動作方法
  公報種別：公開公報   出願番号：特願平6-097320   出願人：日本鋼管株式会社