特許

J-GLOBAL ID：201103007849508154

半導体装置の製造方法

発明者： 和泉 宇俊
出願人/特許権者： 富士通セミコンダクター株式会社
代理人 (2件)： 高橋 敬四郎 ,  来山 幹雄
公報種別：公開公報
出願番号（国際出願番号）：特願2009-275060
公開番号（公開出願番号）：特開2011-119417
出願日： 2009年12月03日
公開日（公表日）： 2011年06月16日
要約：

【課題】PZTの配向性を向上できる半導体装置の製造方法を提供する。【解決手段】半導体装置の製造方法は、半導体基板上方に、絶縁膜を形成する工程と、絶縁膜上方に、Ptで下部電極用導電膜を形成する工程と、下部電極用導電膜を、酸素を含む雰囲気に曝し、Ptの酸化膜を形成する工程と、下部電極用導電膜上に、PZTで強誘電体膜を形成する工程と、強誘電体膜上に、上部電極用導電膜を形成する工程とを有する。【選択図】図3-2

請求項（抜粋）：

半導体基板上方に、絶縁膜を形成する工程と、 前記絶縁膜上方に、Ptで下部電極用導電膜を形成する工程と、 前記下部電極用導電膜を、酸素を含む雰囲気に曝し、Ptの酸化膜を形成する工程と、 前記下部電極用導電膜上に、PZTで強誘電体膜を形成する工程と、 前記強誘電体膜上に、上部電極用導電膜を形成する工程と を有する半導体装置の製造方法。

IPC (3件)：

H01L 27/105 ,  H01L 21/824 ,  H01L 21/316

FI (2件)：

H01L27/10 444B ,  H01L21/316 X

Fターム (32件)：

5F058BA11 ,  5F058BC03 ,  5F058BD01 ,  5F058BD02 ,  5F058BD05 ,  5F058BF06 ,  5F058BF12 ,  5F058BH03 ,  5F058BJ04 ,  5F083FR02 ,  5F083JA15 ,  5F083JA35 ,  5F083JA36 ,  5F083JA37 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083JA45 ,  5F083JA56 ,  5F083MA06 ,  5F083MA16 ,  5F083MA17 ,  5F083MA18 ,  5F083MA19 ,  5F083MA20 ,  5F083NA01 ,  5F083PR21 ,  5F083PR22 ,  5F083PR33 ,  5F083PR34 ,  5F083PR39 ,  5F083PR40

引用特許：

審査官引用 (3件)

• 強誘電体キャパシタの製造方法、強誘電体メモリ装置の製造方法
  公報種別：公開公報   出願番号：特願2007-242464   出願人：セイコーエプソン株式会社
• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願2002-326320   出願人：富士通株式会社
• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願2008-044989   出願人：富士通マイクロエレクトロニクス株式会社