特許
J-GLOBAL ID：201103008178211468
半導体集積回路及びその設計方法
発明者：
出願人/特許権者：
代理人 (6件)：
鈴江 武彦
, 村松 貞男
, 橋本 良郎
, 河野 哲
, 中村 誠
, 河井 将次
公報種別：特許公報
出願番号（国際出願番号）：特願2001-096676
公開番号（公開出願番号）：特開2002-299447
特許番号：特許第4170600号
出願日： 2001年03月29日
公開日（公表日）： 2002年10月11日
請求項（抜粋）：
【請求項1】 複数の機能マクロが同一の半導体基板上に設けられた半導体集積回路であって、
第1機能を実現するために必要な第1素子の集合体であり、自動配置設計手法によって設計される第1機能マクロと、
前記第1機能とは異なる第2機能を実現するために必要な第2素子の集合体であると共に、前記第1機能の一部を実現するための前記第1素子の集合体の一部が設けられ、前記第2素子とは信号の授受を行わないことにより該第2素子の集合体から別個且つ独立して機能するファンクションブロックを有し、マニュアル手法によって設計される第2機能マクロと
を具備することを特徴とする半導体集積回路。
IPC (4件)：
H01L 21/82 ( 200 6.01)
, G06F 17/50 ( 200 6.01)
, H01L 21/822 ( 200 6.01)
, H01L 27/04 ( 200 6.01)
H01L 21/82 D
, H01L 21/82 T
, G06F 17/50 654 G
, G06F 17/50 658 A
, H01L 27/04 U
, H01L 27/04 T
