特許
J-GLOBAL ID：201103008738826633

半導体素子の製造方法

発明者：
菅原 章義

菅原 章義 について


出願人/特許権者：
シャープ株式会社

シャープ株式会社 について


代理人 (1件)： 青山 葆 (外1名)
公報種別：特許公報
出願番号（国際出願番号）：特願平11-128540
公開番号（公開出願番号）：特開2000-323412
特許番号：特許第3487785号
出願日： 1999年05月10日
公開日（公表日）： 2000年11月24日
請求項（抜粋）：
【請求項1】 半導体結晶基板上に部分的に非結晶膜を形成する工程と、上記非結晶膜が形成された半導体結晶基板上に、上記非結晶膜をマスクとして分子線エピタキシャル成長法によりIII-V族化合物半導体層を成長させる工程とを有する半導体素子の製造方法において、上記III-V族化合物半導体結晶層を成長させる工程の成長初期において、III族元素のフラックス量に対するV族元素のフラックス量の割合であるV/IIIフラックス比を3以上で結晶成長させて、上記III-V族化合物半導体結晶層を構成する主要元素のうちのマイグレーション速度の速いIII族元素のマイグレーションを阻害し、上記III-V族化合物半導体結晶層を成長させる工程の成長初期以外はIII族リッチとなるV/IIIフラックス比の上限値である1を上回る値でかつ3よりも低いV/IIIフラックス比で結晶成長させることを特徴とする半導体素子の製造方法。
IPC (2件)：
H01L 21/203 ,  C30B 29/40 502
FI (2件)：
H01L 21/203 M ,  C30B 29/40 502 K
引用特許：
出願人引用 (7件)
全件表示
審査官引用 (9件)
全件表示

前のページに戻る

TOP

BOTTOM