特許
J-GLOBAL ID：201103009689451285
不揮発性半導体記憶装置及びその製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
政木 良文
公報種別：公開公報
出願番号（国際出願番号）：特願2009-241995
公開番号（公開出願番号）：特開2010-287872
出願日： 2009年10月21日
公開日（公表日）： 2010年12月24日
要約：
【課題】 大容量で安価に作製可能な3次元メモリセルアレイを備えた不揮発性半導体記憶装置を提供する。【解決手段】 可変抵抗素子を備えた2端子型メモリセルの3次元メモリセルアレイ1が、Z方向に隣接するメモリセルの各一端が、X及びY方向に夫々複数配置されZ方向に延伸する中間選択線の1つに接続し、Z方向の同じ位置の各メモリセルの他端が、Z方向に複数配置された第3選択線の1つに共通に接続して構成され、選択トランジスタがX及びY方向に夫々複数配置した2次元アレイ2がメモリセルアレイ1に対してZ方向に隣接し、X方向に隣接する複数の選択トランジスタのゲートが第1選択線に共通に接続し、Y方向に隣接する複数の選択トランジスタのドレインが第2選択線に共通に接続し、複数の選択トランジスタのソースが中間選択線に各別に接続し、第1選択線がXデコーダに、第2選択線がYデコーダに、第3選択線がZデコーダに夫々接続する。【選択図】 図16
請求項（抜粋）：
不揮発性の可変抵抗素子を備えた2端子型のメモリセルが、互いに直交する第1方向、第2方向、及び、第3方向に夫々複数、3次元マトリクス状に配置され、
前記第3方向に隣接する複数の前記メモリセルの各一端が、前記第1方向と前記第2方向に夫々複数2次元マトリクス状に配置され前記第3方向に延伸する中間選択線の対応する1つに共通に接続し、
前記第3方向の同じ位置に前記第1方向と前記第2方向に2次元マトリクス状に配置された複数の前記メモリセルの他端の夫々が、前記第3方向に複数配置された第3選択線の1つに共通に接続し、
選択トランジスタが前記第1方向と前記第2方向に夫々複数2次元マトリクス状に、前記メモリセルの配置領域に対して前記第3方向に隣接して配置され、
前記第1方向に隣接する複数の前記選択トランジスタのゲートが、前記第2方向に複数配置され前記第1方向に延伸する第1選択線の1つに共通に接続し、
前記第2方向に隣接する複数の前記選択トランジスタのドレイン及びソースの一方が、前記第1方向に複数配置され前記第2方向に延伸する第2選択線の1つに共通に接続し、
複数の前記選択トランジスタのドレイン及びソースの他方が、前記中間選択線に各別に接続し、
前記複数の第1選択線が、前記第1選択線を選択する第1デコーダに接続し、
前記複数の第2選択線が、前記第2選択線を選択する第2デコーダに接続し、
前記複数の第3選択線が、前記第3選択線を選択する第3デコーダに接続していることを特徴とする不揮発性半導体記憶装置。
IPC (4件)：
H01L 27/10
, H01L 45/00
, H01L 49/00
, G11C 13/00
H01L27/10 451
, H01L45/00 Z
, H01L49/00 Z
, G11C13/00 A
5F083FZ10
, 5F083GA10
, 5F083GA27
, 5F083JA35
, 5F083JA38
, 5F083JA39
, 5F083JA40
, 5F083LA21
, 5F083MA06
, 5F083MA20
, 5F083NA01
, 5F083PR40
, 5F083ZA28
