特許
J-GLOBAL ID：200903070672342132

メモリセル、メモリ装置及びメモリセル製造方法

発明者：
森本 英徳

森本 英徳 について


出願人/特許権者：
シャープ株式会社

シャープ株式会社 について


代理人 (2件)： 河野 登夫 ,  河野 英仁
公報種別：公開公報
出願番号（国際出願番号）：特願2003-108021
公開番号（公開出願番号）：特開2004-319587
出願日： 2003年04月11日
公開日（公表日）： 2004年11月11日
要約：
【課題】可変抵抗素子及びダイオードの直列回路で構成されるメモリセルでの読み出しディスターブの影響を低減したメモリセル、メモリ装置及び周辺回路への影響を低減したメモリセル製造方法を提供する。【解決手段】可変抵抗素子31及びショットキーダイオード32は直列に接続されてメモリセル33を構成する。メモリ装置にはビット線BL0、BL1、BL2が列方向に配置され、ビット線の一方の端部はビット線デコーダ34へ接続され、他方の端部は読み出し回路37へ接続されている。ビット線と交差する行方向にワード線WL0、WL1、WL2が配置され、ワード線の両端はワード線デコーダ35、36に接続されている。つまり、ビット線及びワード線はマトリックス状に配置され、ビット線及びワード線が交差する位置に各メモリセルが配置されてメモリ装置を構成しているものとする。【選択図】 図1
請求項（抜粋）：
可変抵抗素子と、該可変抵抗素子に流れる電流を制御する電流制御素子とを備えるメモリセルであって、前記電流制御素子はショットキーダイオードであることを特徴とするメモリセル。
IPC (3件)：
H01L27/10 ,  G11C11/15 ,  G11C13/00
FI (4件)：
H01L27/10 451 ,  H01L27/10 481 ,  G11C11/15 116 ,  G11C13/00 A
Fターム (15件)：
5F083FZ10 ,  5F083GA09 ,  5F083GA10 ,  5F083GA11 ,  5F083GA29 ,  5F083JA35 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083MA06 ,  5F083MA16 ,  5F083MA19 ,  5F083PR29 ,  5F083PR34 ,  5F083PR40
引用特許：
審査官引用 (8件)
全件表示
引用文献：
審査官引用 (1件)

前のページに戻る

TOP

BOTTOM