特許
J-GLOBAL ID：201103009740162269

GaAsを基本とする半導体基板上の酸化物層を含む製品の作製方法

発明者：
ミングウエイ ホン

ミングウエイ ホン について

, 
ジェン-ミン クオ

ジェン-ミン クオ について

, 
ジュエイナイ レイニエン クウォ

ジュエイナイ レイニエン クウォ について

, 
ジョセフ パートラス マンナエルツ

ジョセフ パートラス マンナエルツ について

, 
ユー-チ ワン

ユー-チ ワン について


出願人/特許権者：
ルーセント テクノロジーズ インコーポレーテッド

ルーセント テクノロジーズ インコーポレーテッド について


代理人 (7件)： 岡部 正夫 ,  加藤 伸晃 ,  産形 和央 ,  臼井 伸一 ,  越智 隆夫 ,  本宮 照久 ,  朝日 伸光
公報種別：特許公報
出願番号（国際出願番号）：特願平11-263647
公開番号（公開出願番号）：特開2000-100744
特許番号：特許第3725742号
出願日： 1999年09月17日
公開日（公表日）： 2000年04月07日
請求項（抜粋）：
【請求項1】 a)主表面及び第1の伝導形領域を有するGaAsを基本とする基板を準備し、前記主表面の少くとも一部は、本質的に原子的に清浄かつ原子的に秩序だっている工程; b)前記主表面の少くとも前記一部上に、全体の組成GaxAyO2を有する酸化物の層を形成する工程であって、ここで酸化物は基板と界面を形成しており、Gaは実質的に3+酸化物状態にあり、AはGaを3+酸化状態に安定化するのに適した1ないし複数の電子的に正の安定化元素で、xはゼロより大きいか等しく、zはGaとAの両方が十分酸化されるという条件を満すよう選択され、y/(x+y)が0.1より大きい工程; c)酸化物の前記層及び前記界面を通して、前記第1の伝導形領域中に少くとも1つのイオン種を注入する工程; d)その上に酸化物層を有する基板を、注入されたイオンの少くとも主要部分を活性化するのに有効な温度に加熱し、前記加熱は高分解透過電子顕微鏡によって検出できる種類の欠陥が、前記界面に本質的に形成されないよう、1°C/分乃至300°C/分の範囲の速度で行われる工程; e)MOS-FETのソース接触、ドレイン接触及びゲート接触を提供する工程;及び f)MOS-FETに実質的にドレイン電流/電圧ヒステリシスが無いように選択されたポストメタライゼーションアニールを、MOS-FETに施す工程;を含む少くとも1つのプレーナ金属-酸化物-半導体電界効果トランジスタ(“MOS-FET”)を含むGaAsを基本とする集積回路の作製方法。
IPC (2件)：
H01L 21/26 ,  H01L 29/78
FI (3件)：
H01L 21/26 F ,  H01L 29/78 301 G ,  H01L 29/78 301 B
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (8件)
全件表示

前のページに戻る

TOP

BOTTOM