特許
J-GLOBAL ID：201103010380768860
MOSゲートデバイスおよびその製造プロセス
発明者：
出願人/特許権者：
代理人 (1件)：
谷 義一 (外2名)
公報種別：特許公報
出願番号（国際出願番号）：特願平11-293015
公開番号（公開出願番号）：特開2000-156503
特許番号：特許第3365984号
出願日： 1999年10月14日
公開日（公表日）： 2000年06月06日
請求項（抜粋）：
【請求項1】 一方の導電型であって上部平面を有する半導体基板と、前記基板の前記上部平面の中に該上部平面の下の第1の深さまで延びる他方の導電型のチャネル拡散領域と、前記基板の中に前記第1の深さよりも浅い第2の深さまで延びる前記一方の導電型のソース拡散領域と、前記基板内でその前記上部平面から該平面の下の前記第1の深さよりも深い第3の深さにまで形成されて複数の一定間隔をおいて配置されたトレンチと、前記複数のトレンチの壁の上に少なくとも前記第1の深さと前記第2の深さの間の範囲に形成された絶縁ゲート層と、前記絶縁ゲート層の上で前記トレンチの内側に配置された導電性ゲート材料と、前記複数のトレンチから完全にその外側に離れた前記上部平面上の位置で前記ソース拡散領域に接続されたソースコンタクトと、前記導電性ゲート材料に接続されたゲート電極と、前記基板に接続されたドレインコンタクトとを有し、前記複数の一定間隔を置いて配置されたトレンチは、一定間隔を置いて配置された複数の列として形成され、かつ互いに平行であり、かつ各列間で互いに同一の広がりを持ち、そして前記ソースコンタクトの位置は、前記一定間隔を有するトレンチの列と列との間に配置されることを特徴とするMOSゲートデバイス。
IPC (2件)：
H01L 29/78 653
, H01L 29/78 652
H01L 29/78 653 A
, H01L 29/78 652 K
, H01L 29/78 652 M
, H01L 29/78 652 S
