特許
J-GLOBAL ID：201103011261196668
半導体装置の製造方法
発明者：
,
出願人/特許権者：
代理人 (7件)：
深見 久郎
, 森田 俊雄
, 仲村 義平
, 堀井 豊
, 野田 久登
, 酒井 將行
, 荒川 伸夫
公報種別：特許公報
出願番号（国際出願番号）：特願平11-038049
公開番号（公開出願番号）：特開2000-235973
特許番号：特許第4201421号
出願日： 1999年02月17日
公開日（公表日）： 2000年08月29日
請求項（抜粋）：
【請求項1】下地上にアルミを含有する第一導電膜を堆積させる工程と、
上記第一導電膜上に第一TiN膜を堆積させる工程と、
上記第一TiN膜上にシリコンと窒素の化合物で構成された第一絶縁膜を堆積させる工程と、
上記第一絶縁膜上に第一レジストパターンを設ける工程と、
上記第一レジストパターンを用いることにより、上記第一導電膜、上記第一TiN膜および上記第一絶縁膜に対して第一異方性エッチングを行い、エッチングされた上記第一導電膜および上記第一TiN膜で形成された第一配線を形成する工程と、
上記第一配線の側面及び上記第一配線の上面に、層間絶縁膜を形成する工程と、
上記層間絶縁膜上に第二レジストパターンを設ける工程と、
上記第二レジストパターンを用いることにより、上記層間絶縁膜及び上記第一絶縁膜に対して第二異方性エッチングを行い、底部に上記第一TiN膜が露出するようなホールを形成する工程と、
上記ホール内に導電物を埋め込む工程と、
上記層間絶縁膜上に形成されたアルミを含有する第二導電膜上に、第二TiN膜を形成する工程と、
上記第二TiN膜に接するように第三レジストパターンを設ける工程と、
上記第三レジストパターンを用いることにより、上記第二導電膜および上記第二TiN膜に対して第三異方性エッチングを行って上記層間絶縁膜を露出させて、エッチングされた上記第二導電膜および上記第二TiN膜で形成された第二配線を形成する工程と、
を有し、
上記第一配線と上記第二配線は上記導電物を介して電気的接続されていることを特徴とする半導体装置の製造方法。
IPC (3件)：
H01L 21/3065 ( 200 6.01)
, H01L 21/768 ( 200 6.01)
, H01L 23/522 ( 200 6.01)
H01L 21/302 104 C
, H01L 21/90 A
, H01L 21/90 B
