特許

J-GLOBAL ID：201103011952467072

タイミング信号生成回路及びこの回路が形成された半導体装置

発明者： 森 郁 ,  瀧田 雅人 ,  北本 綾子
出願人/特許権者： 富士通株式会社
代理人 (1件)： 松本 眞吉
公報種別：特許公報
出願番号（国際出願番号）：特願平11-044643
公開番号（公開出願番号）：特開2000-251469
特許番号：特許第4004173号
出願日： 1999年02月23日
公開日（公表日）： 2000年09月14日
請求項（抜粋）：

【請求項1】 互いにタイミングをずらして並列動作可能な複数の回路ブロック(0〜3)の各々に対し、トリガ信号(BRASi)に応答して一連のタイミング信号を生成するタイミング信号生成回路において、 該複数の回路ブロックの各々に対して、 該トリガ信号の後縁を検出して後縁検出信号(RST1i)を生成する後縁検出回路を有し、 該複数の回路ブロックに共通の回路として、 該複数の回路ブロックに対する該後縁検出回路の出力を重ね合わせて遅延させた後縁検出遅延信号(RST2)を生成する後縁検出信号遅延回路(63、64)を有し、 該複数の回路ブロックの各々に対してさらに、 該後縁検出信号(RST1i)が活性であるときに該後縁検出遅延信号(RST2)を有効にして出力する第1論理ゲート(82)を有することを特徴とするタイミング信号生成回路。

IPC (4件)：

G11C 11/4076 ( 200 6.01) ,  G11C 11/401 ( 200 6.01) ,  G11C 11/407 ( 200 6.01) ,  G11C 11/41 ( 200 6.01)

FI (4件)：

G11C 11/34 354 C ,  G11C 11/34 362 H ,  G11C 11/34 362 S ,  G11C 11/34 301 E

引用特許：

審査官引用 (2件)

• 同期型半導体記憶装置
  公報種別：公開公報   出願番号：特願平10-200655   出願人：三菱電機株式会社
• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平9-328827   出願人：日本電気株式会社