特許
J-GLOBAL ID：201103017514010190
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
徳丸 達雄
公報種別：特許公報
出願番号（国際出願番号）：特願平11-180619
公開番号（公開出願番号）：特開2001-007114
特許番号：特許第3645129号
出願日： 1999年06月25日
公開日（公表日）： 2001年01月12日
請求項（抜粋）：
【請求項1】 半導体基板上のシリコン酸化膜を原料とした絶縁膜に設けられた凹部にTaおよびTaNからなるバリアメタル膜を堆積し、銅膜を形成した後、化学的機械的研磨を用いて銅配線を形成する半導体装置の製造方法において、チップを100μm×100μmのエリアに分割し、得られた複数のエリアのうち、分割する前には複数の銅配線が一方向のみに100μm以上にわたって延在するように形成されていた配線領域のエリアを抽出し、この抽出された複数のエリアについて配線幅が4μm以下で、ライン/スペース比の平均値を4.5以下に制御し、同時に、配線層の膜厚が350nm以下であり、各積層の内、配線だけの層ごとの各エリアの配線占有率が60%以下、10%以上となるようにレイアウト設計を行い、このレイアウト設計に基づいて半導体基板上のシリコン酸化膜を原料とした絶縁膜に設けられた凹部にTaおよびTaNからなるバリアメタル膜を堆積し、銅膜を形成した後、化学的機械的研磨を用いて銅配線を形成する工程を有する半導体装置の製造方法。
IPC (2件)：
H01L 21/3205
, H01L 21/304
H01L 21/88 M
, H01L 21/304 622 X
, H01L 21/88 T
