特許
J-GLOBAL ID：201103020334090242
メモリ装置、ホスト装置、およびメモリシステム
発明者：
,
出願人/特許権者：
代理人 (1件)：
佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願2010-084839
公開番号（公開出願番号）：特開2011-215983
出願日： 2010年04月01日
公開日（公表日）： 2011年10月27日
要約：
【課題】メモリ装置とホスト装置間でやり取りするデータの完全性を保証でき、リボケーション情報の同期を悪意の第3者による攻撃から守ることが可能なメモリ装置、ホスト装置、およびメモリシステムを提供する。【解決手段】証明書を検証するための認証局の公開鍵情報、および不正な装置を排除するためのリボケーション情報を格納し、機密性を保証すべきデータを格納する秘密エリアを含む記憶部23と、外部との通信機能を有し、記憶部の秘密エリアへのアクセスを少なくともリボケーション情報に応じて制御する制御部21と、を有し、制御部21は、ホスト装置との間でより新しいリボケーション情報を持つ側からより古いリボケーション情報を持つ側へリボケーション情報を通信により渡すリボケーション情報の同期機能を有し、リボケーション情報の同期を行わない限り、秘密エリアへのアクセスを禁止する。【選択図】図3
請求項（抜粋）：
証明書を検証するための認証局の公開鍵情報、および不正な装置を排除するためのリボケーション情報を格納し、機密性を保証すべきデータを格納する秘密エリアを含む記憶部と、
外部との通信機能を有し、上記記憶部の秘密エリアへのアクセスを少なくとも上記リボケーション情報に応じて制御する制御部と、を有し、
上記制御部は、
外部装置との間でより新しいリボケーション情報を持つ側からより古いリボケーション情報を持つ側へリボケーション情報を通信により渡すリボケーション情報の同期機能を有し、
上記リボケーション情報の同期を行わない限り、上記秘密エリアへのアクセスを禁止する
メモリ装置。
IPC (3件)：
G06F 21/24
, H04L 9/08
, H04L 9/32
G06F12/14 530P
, G06F12/14 530C
, H04L9/00 601E
, H04L9/00 675A
5B017BA05
, 5B017BB09
, 5B017CA14
, 5J104AA07
, 5J104AA08
, 5J104JA03
, 5J104JA21
, 5J104LA03
, 5J104LA06
, 5J104MA01
, 5J104NA02
, 5J104NA27
, 5J104NA37
, 5J104NA38
出願人引用 (6件)
全件表示
審査官引用 (6件)
全件表示
前のページに戻る
