特許
J-GLOBAL ID：201103022446184099
SDHフレーム信号カウンタ回路
発明者：
,
出願人/特許権者：
代理人 (1件)：
三好 秀和 (外1名)
公報種別：特許公報
出願番号（国際出願番号）：特願平11-112736
公開番号（公開出願番号）：特開2000-307538
特許番号：特許第3377962号
出願日： 1999年04月20日
公開日（公表日）： 2000年11月02日
請求項（抜粋）：
【請求項1】 SDHフレーム信号を入力し、該SDHフレーム信号に対してフレーム同期の確認、パリティの演算、デスクランブル、オーバーヘッド情報の読み取り、オーバーヘッド情報の書き換え、スクランブルを含む処理の内、1つ以上の処理を行うSDHフレーム信号の処理回路において前記SDHフレーム信号に同期したタイミング信号を生成するSDHフレーム信号カウンタ回路であって、前記SDHフレーム信号が取り得る複数のフレーム形式それぞれに対応する複数のカウンタ長を設定可能であり、前記入力されたSDHフレーム信号のフレーム形式に対応するカウンタ長を前記複数のカウンタ長の中から設定し、前記入力されたSDHフレーム信号にバイト同期したクロックを計数し、この計数値が前記設定したカウント長に達したときにカウンタパルスを出力する可変長カウンタと、前記SDHフレーム信号の形式に係わらず一定のカウンタ長を有し、前記可変長カウンタから出力されるカウンタパルスを計数し、計数したカウンタパルス数が前記一定カウンタ長に達したときに所定のデコードパルスを出力する固定長カウンタと、前記可変長カウンタが出力するカウンタパルスおよび前記固定長カウンタが出力するデコードパルスを用いて、前記タイミング信号を出力する論理演算手段とを有することを特徴とするSDHフレーム信号カウンタ回路。
IPC (3件)：
H04J 3/06
, H04J 3/00
, H04L 7/08
H04J 3/06 A
, H04J 3/00 U
, H04L 7/08 A
出願人引用 (5件)
全件表示
審査官引用 (1件)
前のページに戻る
