特許
J-GLOBAL ID：201103024309934113
不揮発性半導体記憶装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
▲角▼谷 浩
公報種別：特許公報
出願番号（国際出願番号）：特願平11-083783
公開番号（公開出願番号）：特開2000-277634
特許番号：特許第4245223号
出願日： 1999年03月26日
公開日（公表日）： 2000年10月06日
請求項（抜粋）：
【請求項1】一導電型の半導体基板上に第1の酸化膜,ポリシリコン膜,第2の酸化膜及びシリコン窒化膜を形成した後にレジスト膜をマスクにエッチングして前記シリコン窒化膜,第2の酸化膜及びポリシリコン膜の一部にまで達する凹部を形成する工程と、
前記レジスト膜を除去した後に前記凹部内を第3の酸化膜で埋設する工程と、
第1の拡散領域形成領域上に開口を有するレジスト膜を形成した後にこのレジスト膜及び前記第3の酸化膜をマスクにして前記ポリシリコン膜をパターニングする工程と、
前記レジスト膜及び前記第3の酸化膜をマスクにして全面に逆導電型の不純物をイオン注入して前記ポリシリコン膜に隣接するように基板表層に第1の逆導電型拡散領域を形成する工程と、
前記レジスト膜を除去した後に全面をウエット処理して前記ポリシリコン膜上の第3の酸化膜を後退させる工程と、
全面にCVD酸化膜を形成した後にこのCVD酸化膜を介して前記ポリシリコン膜及び第3の酸化膜に隣接するように消去ゲートを形成する工程と、
第2の拡散領域形成領域上に開口を有するレジスト膜を形成した後にこのレジスト膜及び前記第3の酸化膜をマスクにして前記シリコン窒化膜,第2の酸化膜及びポリシリコン膜をパターニングして第3の酸化膜が積層されたフローティングゲートを形成する工程と、
全面にCVD酸化膜を形成した後にこのCVD酸化膜を異方性エッチングして第4の酸化膜を形成した後に基板表層を熱酸化して第5の酸化膜を形成する工程と、
全面に導電化されたポリシリコン膜を形成した後にこのポリシリコン膜を異方性エッチングして前記フローティングゲートの側壁部に前記第4の酸化膜を介してコントロールゲートを形成する工程と、
全面に逆導電型の不純物をイオン注入して前記コントロールゲートに隣接するように基板表層に低濃度の第2の逆導電型拡散領域を形成する工程と、
全面にCVD酸化膜を形成した後にこのCVD酸化膜を異方性エッチングして側壁絶縁膜を形成した後に全面に逆導電型の不純物をイオン注入して前記側壁絶縁膜に隣接するように基板表層に高濃度の第2の逆導電型拡散領域を形成する工程とを備えたことを特徴とする不揮発性半導体記憶装置の製造方法。
IPC (4件)：
H01L 21/8247 ( 200 6.01)
, H01L 29/788 ( 200 6.01)
, H01L 29/792 ( 200 6.01)
, H01L 27/115 ( 200 6.01)
H01L 29/78 371
, H01L 27/10 434
