特許
J-GLOBAL ID：201103025147625525
半導体記憶装置
発明者：
,
,
,
出願人/特許権者：
代理人 (2件)：
酒井 宏明
, 宮田 英毅
公報種別：公開公報
出願番号（国際出願番号）：特願2010-029114
公開番号（公開出願番号）：特開2011-165063
出願日： 2010年02月12日
公開日（公表日）： 2011年08月25日
要約：
【課題】半導体記憶チップへの書き込み回数が増大するのを抑制しつつ、半導体記憶チップの故障に対応して信頼性を向上可能な半導体記憶装置を提供する。【解決手段】半導体記憶装置50は、複数の半導体記憶素子58A〜58Fを備え、ホストからのデータの書き込みの要求に応じて、ページ単位の書き込み対象データを半導体記憶素子58A〜58Eに各々書き込み、冗長情報を半導体記憶素子58Fに書き込むことによって、誤り訂正符号を構成する。【選択図】 図1
請求項（抜粋）：
複数の半導体記憶チップを備え、情報処理装置から書き込みが要求されたデータを前記半導体記憶チップへ書き込む半導体記憶装置であって、
前記データは、1つ以上の所定の単位の第1データを有し、
所定の単位毎の前記第1データと、所定の数の前記第1データを用いて計算され当該所定の数の第1データの誤りを訂正するために使われる冗長情報とを異なる半導体記憶チップに各々書き込む制御部と、
前記所定の数の前記第1データ及び前記冗長情報を関連付けるための識別情報と、関連付けられた前記第1データ及び前記冗長情報が書き込まれる前記半導体記憶素子内の複数の記憶領域を各々特定する領域特定情報とを対応付けて記憶する記憶部とを備える
ことを特徴とする半導体記憶装置。
IPC (2件)：
FI (3件)：
G06F12/16 320L
, G11C17/00 639C
, G06F12/16 310A
5B018GA02
, 5B018GA04
, 5B018HA14
, 5B018KA21
, 5B018MA23
, 5B018NA06
, 5B018QA16
, 5B125BA01
, 5B125CA11
, 5B125DE08
, 5B125DE09
, 5B125EA05
, 5B125FA01
, 5B125FA10
