特許
J-GLOBAL ID：201103026978835832

プログラム可能スルーレートリミッタを有する低ノイズステップダウンスイッチングレギュレータ回路、およびその使用方法

発明者：
ジェフリー シェンケル

ジェフリー シェンケル について


出願人/特許権者：
リニアー テクノロジー コーポレイション

リニアー テクノロジー コーポレイション について


代理人 (1件)： 山本 秀策
公報種別：特許公報
出願番号（国際出願番号）：特願平11-375720
公開番号（公開出願番号）：特開2000-217341
特許番号：特許第3270440号
出願日： 1999年12月28日
公開日（公表日）： 2000年08月04日
請求項（抜粋）：
【請求項1】 入力ノードにおける入力から、出力ノードにおける出力を生成する、低ノイズバックスイッチングレギュレータであって、該レギュレータは、該入力ノードに結合された第1の端子、第2の端子、および第3の端子を有するスイッチングトランジスタと、該スイッチングトランジスタの該第3の端子に結合された第1の端子、および、該出力ノードに結合された第2の端子を有するインダクタと、該スイッチングトランジスタの該第2の端子に結合された第1の端子、および、該入力ノードに結合された第2の端子を有する第1の回路であって、該第1の回路は、該スイッチングトランジスタの該第3の端子における電圧スルーレートを、第1の所定の値に制限する、第1の回路と、該インダクタの該第1の端子に結合された第1の端子、該インダクタの該第2の端子に結合された第2の端子、および、該スイッチングトランジスタの該第2の端子に結合された第3の端子を有する第2の回路であって、該第2の回路は、該スイッチングトランジスタの該第3の端子における電流スルーレートを、第2の所定の値に制限する、第2の回路と、を含むレギュレータ。
IPC (1件)：
H02M 3/155
FI (1件)：
H02M 3/155 H
引用特許：
出願人引用 (5件)
全件表示
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM