特許
J-GLOBAL ID:201103027618217042

複合電子部品の製造方法及び複合電子部品

発明者:
出願人/特許権者:
代理人 (2件): 吉竹 英俊 ,  有田 貴弘
公報種別:公開公報
出願番号(国際出願番号):特願2010-177371
公開番号(公開出願番号):特開2011-061190
出願日: 2010年08月06日
公開日(公表日): 2011年03月24日
要約:
【課題】複数のセラミックスの間に熱膨張率や焼成収縮率の差があってもクラック、デラミネーション等の損傷が発生しにくく複数のセラミックスの間の相互拡散を十分に抑制することができる複合電子部品の製造方法を提供する。【解決手段】複合電子部品の製造方法は、(a)金属又は合金からなるワイヤの第1の部分を第1のセラミックス成形体にゲルキャスト法により埋設する工程;(b)工程(a)の後にワイヤの第1の部分から離された第2の部分を第1のセラミックス成形体とは別体の第2のセラミックス成形体にゲルキャスト法により埋設する工程;(c)工程(b)の前又は後に第1のセラミックス成形体を焼成し第1のセラミックス焼成体とする工程;及び(d)工程(c)の後又は工程(c)と同時に第2のセラミックス成形体を焼成し第2のセラミックス焼成体とする工程、を備える。【選択図】図1
請求項(抜粋):
複合電子部品の製造方法であって、 (a) 金属又は合金からなる第1のワイヤの第1の部分を第1のセラミックス成形体にゲルキャスト法により埋設する工程; (b) 前記工程(a)の後に前記第1のワイヤの前記第1の部分から離された第2の部分を前記第1のセラミックス成形体とは別体の第2のセラミックス成形体にゲルキャスト法により埋設する工程; (c) 前記工程(b)の前又は後に前記第1のセラミックス成形体を焼成し第1のセラミックス焼成体とする工程;及び (d) 前記工程(c)の後又は前記工程(c)と同時に前記第2のセラミックス成形体を焼成し第2のセラミックス焼成体とする工程、 を備える複合電子部品の製造方法。
IPC (3件):
H01F 41/04 ,  H01G 4/40 ,  H01F 27/00
FI (4件):
H01F41/04 B ,  H01G4/40 321A ,  H01F15/00 C ,  H01F15/00 D
Fターム (10件):
5E062DD04 ,  5E070AA01 ,  5E070AA05 ,  5E070AB10 ,  5E070BA12 ,  5E070BA20 ,  5E070CB02 ,  5E082AB03 ,  5E082JJ03 ,  5E082KK08
引用特許:
審査官引用 (8件)
全件表示

前のページに戻る