特許

J-GLOBAL ID：201103030750417337

半導体装置の製造方法

発明者： 福田 真治
出願人/特許権者： 富士通セミコンダクター株式会社
代理人 (2件)： 北野 好人 ,  三村 治彦
公報種別：公開公報
出願番号（国際出願番号）：特願2009-295041
公開番号（公開出願番号）：特開2011-134987
出願日： 2009年12月25日
公開日（公表日）： 2011年07月07日
要約：

【課題】信頼性の高い半導体装置を提供し得る半導体装置の製造方法を提供することにある。【解決手段】第2の応力膜44に対する第2の絶縁膜48の選択比が第1の値である第1の条件でエッチングを行うことにより、第1のコンタクトホール60eを少なくとも第2の応力膜の途中まで開口し、第2のコンタクトホールを少なくとも第2の絶縁膜の途中まで開口するエッチング工程と、第2の応力膜に対する第2の絶縁膜の選択比が第1の値より大きい第2の値である第2の条件でエッチングを行うことにより、第1のコンタクトホールにより第2の応力膜44を貫き、第2のコンタクトホールにより第2の絶縁膜及び第1の絶縁膜40を貫くエッチング工程と、更なるエッチングを行い、第1のコンタクトホールをゲート配線20まで到達させ、第2のコンタクトホールをトランジスタのソース/ドレインまで到達させる第3のエッチング工程とを有している。【選択図】図40

請求項（抜粋）：

半導体基板の第1の領域内及び第2の領域内にゲート配線を連続的に形成し、前記ゲート配線の一部である第1のゲート電極を有する第1のトランジスタを前記第1の領域内に形成し、前記ゲート配線の他の一部である第2のゲート電極を有する第2のトランジスタを前記第2の領域内に形成する工程と、 前記半導体基板上に、前記第1のトランジスタ及び前記第2のトランジスタを覆うように第1の応力膜を形成する工程と、 前記第1の応力膜上に、前記第1の応力膜とエッチング特性が異なる第1の絶縁膜を形成する工程と、 前記第2の領域内の前記第1の絶縁膜及び前記第1の応力膜をエッチング除去する工程と、 前記半導体基板上に、前記第2のトランジスタ、前記第1の応力膜及び前記第1の絶縁膜を覆うように、前記第1の絶縁膜とエッチング特性が異なる第2の応力膜を形成する工程と、 前記第2の応力膜の一部が前記第1の応力膜の一部及び前記第1の絶縁膜の一部と重なり合うように、前記第2の応力膜をエッチングする工程と、 前記半導体基板上に、前記第1の絶縁膜、前記第1の応力膜及び前記第2の応力膜を覆うように、前記第1の応力膜及び前記第2の応力膜とエッチング特性が異なる第2の絶縁膜を形成する工程と、 前記第2の絶縁膜、前記第2の応力膜、前記第1の絶縁膜及び前記第1の応力膜を貫通し、前記第1の領域と第2の領域との境界部における前記ゲート配線に達する第1のコンタクトホールと、前記第2の絶縁膜、前記第1の絶縁膜及び前記第1の応力膜を貫通し、前記第1のトランジスタのソース/ドレインに達する第2のコンタクトホールとを形成する工程とを有し、 前記第1のコンタクトホール及び前記第2のコンタクトホールを形成する工程は、 前記第2の絶縁膜上に、前記第1のコンタクトホールが形成される領域及び前記第2のコンタクトホールが形成される領域が開口したフォトレジスト膜を形成する工程と、 前記フォトレジスト膜をマスクとして、前記第2の応力膜に対する前記第2の絶縁膜の選択比が第1の値である第1のエッチング条件でエッチングを行うことにより、前記第1のコンタクトホールを少なくとも前記第2の応力膜の途中まで開口し、前記第2のコンタクトホールを少なくとも前記第2の絶縁膜の途中まで開口する第1のエッチング工程と、 前記フォトレジスト膜をマスクとして、前記第2の応力膜に対する前記第2の絶縁膜の選択比が前記第1の値より大きい第2の値である第2のエッチング条件でエッチングを行うことにより、前記第1のコンタクトホールにより前記第2の応力膜を貫き、前記第2のコンタクトホールにより前記第2の絶縁膜及び前記第1の絶縁膜を貫く第2のエッチング工程と、 更なるエッチングを行い、前記第1のコンタクトホールを前記ゲート配線まで到達させ、前記第2のコンタクトホールを前記第1のトランジスタの前記ソース/ドレインまで到達させる第3のエッチング工程とを有する ことを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 27/092 ,  H01L 21/823 ,  H01L 21/28

FI (3件)：

H01L27/08 321F ,  H01L21/28 L ,  H01L27/08 321C

Fターム (50件)：

4M104AA01 ,  4M104BB01 ,  4M104BB20 ,  4M104BB21 ,  4M104BB40 ,  4M104CC01 ,  4M104CC05 ,  4M104DD05 ,  4M104DD08 ,  4M104DD16 ,  4M104DD17 ,  4M104DD43 ,  4M104DD63 ,  4M104DD84 ,  4M104EE06 ,  4M104EE09 ,  4M104EE12 ,  4M104EE14 ,  4M104EE17 ,  4M104EE18 ,  4M104FF14 ,  4M104FF22 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  4M104HH15 ,  5F048AA07 ,  5F048AA08 ,  5F048AA09 ,  5F048AC03 ,  5F048BA01 ,  5F048BB01 ,  5F048BB06 ,  5F048BB07 ,  5F048BB08 ,  5F048BB12 ,  5F048BC06 ,  5F048BD01 ,  5F048BE03 ,  5F048BF04 ,  5F048BF05 ,  5F048BF06 ,  5F048BF11 ,  5F048BF15 ,  5F048BF16 ,  5F048BF19 ,  5F048BG02 ,  5F048BG03 ,  5F048BG13 ,  5F048DA25

引用特許：

審査官引用 (2件)

• 半導体装置と半導体装置の製造方法
  公報種別：公開公報   出願番号：特願2007-266367   出願人：富士通マイクロエレクトロニクス株式会社
• コンタクトホールの形成方法
  公報種別：公開公報   出願番号：特願平4-216748   出願人：松下電器産業株式会社