半導体集積回路の設計方法

発明者：
出願人/特許権者：
代理人 (1件)：京本直樹 (外2名)
公報種別：特許公報
出願番号（国際出願番号）：特願平11-143993
公開番号（公開出願番号）：特開2000-332119
特許番号：特許第3288336号
出願日： 1999年05月24日
公開日（公表日）： 2000年11月30日
請求項（抜粋）：

【請求項1】回路設計工程、論理機能を有するセルに対応するセルブロックおよび前記セルブロック間の接続配線の自動レイアウト工程を含んで構成される半導体集積回路設計において、前記自動レイアウト工程後のタイミング調整を、入力信号のタイミングエラーが生じたセルブロック内部の特定のセル構成要素の寸法を変更することで行う場合に、前記特定のセル構成要素に第1の演算専用層を設け、前記タイミングエラーが生じたセルブロックに第2の演算専用層を設け、前記第1の演算専用層と前記第2の演算専用層の演算処理によりタイミング調整に必要なセル構成要素の特定を行い、前記セル構成要素の寸法を変更することを特徴とする半導体集積回路の設計方法。

IPC (2件)：