特許
J-GLOBAL ID：201103033436521188
マルチスレッド仮想マシン内におけるメモリ・アロケーションの方法及び装置
発明者：
,
出願人/特許権者：
代理人 (3件)：
五十嵐 孝雄
, 下出 隆史
, 市川 浩
公報種別：特許公報
出願番号（国際出願番号）：特願平11-186015
公開番号（公開出願番号）：特開2000-222281
特許番号：特許第4511653号
出願日： 1999年06月30日
公開日（公表日）： 2000年08月11日
請求項（抜粋）：
【請求項1】 マルチスレッド・コンピューティング・システム内の複数のスレッドが共有しているメモリをアロケートする方法であって、
前記共有メモリを複数のブロックへ分割する工程と、
特定のスレッドが引き起こした、前記複数のブロックに含まれる選択されたブロックのオーバーフローの回数を決定することにより前記特定のスレッドが高速アロケーティング・スレッドであるか否かを決定する工程と、
前記複数のスレッドを少なくとも第1グループのスレッド及び第2グループのスレッドへグループ分けする工程と、前記第1グループは複数の高速アロケーティング・スレッドを含むように構成され、
前記複数のブロックから選択した第1ブロックを、前記複数のスレッドから選択したスレッドへアロケートする工程と
を含み、前記選択したスレッドは、オブジェクトを前記選択した第1ブロック内でアロケートすることを試みるために設けられ、前記選択したスレッドへの前記選択した第1ブロックのアロケーションは、前記選択したスレッドが前記第1グループ及び第2グループのうちのいずれの一部であるかということに少なくとも部分的に基づいて実施される方法。
IPC (3件)：
G06F 12/02 ( 200 6.01)
, G06F 12/00 ( 200 6.01)
, G06F 9/50 ( 200 6.01)
G06F 12/02 540
, G06F 12/02 510 M
, G06F 12/00 591
, G06F 9/46 462 A
