特許
J-GLOBAL ID：201103033868196938

液晶表示装置の製造方法

発明者：
嶋田 吉祐

嶋田 吉祐 について


出願人/特許権者：
シャープ株式会社

シャープ株式会社 について


代理人 (2件)： 特許業務法人原謙三国際特許事務所 ,  原 謙三
公報種別：特許公報
出願番号（国際出願番号）：特願平11-063830
公開番号（公開出願番号）：特開2000-258799
特許番号：特許第3763381号
出願日： 1999年03月10日
公開日（公表日）： 2000年09月22日
請求項（抜粋）：
【請求項1】 薄膜トランジスタがマトリクス状に形成され、薄膜トランジスタを制御するゲート信号線および薄膜トランジスタにデータ信号を供給するソース信号線がそれぞれ直交する形で形成され、薄膜トランジスタを介してソース信号線と接続される画素電極を有し、画素電極と画素電極に対向して設けられた対向電極との間に液晶材料が保持されている液晶表示装置の製造方法において、 基板上に、第1金属膜および第2金属膜を順に積層した後、第1次のフォトエッチングを行うことにより、上記薄膜トランジスタのゲート電極、ゲート信号線、およびゲート信号線の外部引き出し電極部をそれぞれ形成する段階と、 上記第1次のフォトエッチングによるパターンが形成された基板の全面に絶縁膜、高抵抗半導体膜、及び低抵抗半導体膜を順に積層する段階と、 上記低抵抗半導体膜及び高抵抗半導体膜に対し、第2次のフォトエッチングを行うことにより、上記薄膜トランジスタに半導体膜パターンを形成する段階と、 上記半導体膜パターンを形成した基板の全面に透明導電膜、第3金属膜、および第4金属膜を順に積層する段階と、 上記第4金属膜、第3金属膜、透明導電膜、および半導体膜パターンの低抵抗半導体膜に対し、第3次のフォトエッチングを行うことにより、上記ソース信号線、ソース信号線の外部引き出し電極部、上記薄膜トランジスタのソース・ドレイン電極および画素電極を形成する段階と、 上記ソース・ドレイン電極および画素電極を形成した基板全面に保護膜を形成する段階と、 上記保護膜、および絶縁膜に対し、第4次のフォトエッチングを行うことにより、上記ゲート信号線の外部引き出し電極部、ソース信号線の外部引き出し電極部、および画素電極を露出させる段階と、 上記第4次フォトエッチングにおいて用いられたフォトマスクをさらに用いて、露出した上記ゲート信号線の外部引き出し電極部における第2金属膜と、露出した上記ソース信号線の外部引き出し電極部および画素電極における第3金属膜および第4金属膜とをエッチングする段階とを含むことを特徴とする液晶表示装置の製造方法。
IPC (4件)：
G02F 1/1368 ( 200 6.01) ,  G02F 1/1343 ( 200 6.01) ,  H01L 21/336 ( 200 6.01) ,  H01L 29/786 ( 200 6.01)
FI (3件)：
G02F 1/136 ,  G02F 1/134 ,  H01L 29/78 612 D
引用特許：
審査官引用 (11件)
全件表示

前のページに戻る

TOP

BOTTOM