特許
J-GLOBAL ID：201103034113554377
ダイレクト・メモリ・アクセスおよびキャッシュ性能を改善する方法および装置
発明者：
,
,
,
出願人/特許権者：
代理人 (2件)：
坂口 博
, 市位 嘉宏
公報種別：特許公報
出願番号（国際出願番号）：特願2000-084906
公開番号（公開出願番号）：特開2000-305842
特許番号：特許第3893008号
出願日： 2000年03月24日
公開日（公表日）： 2000年11月02日
請求項（抜粋）：
【請求項1】CPU用キャッシュを有するCPUとシステムメモリとを接続するシステムバスと、ダイレクト・メモリ・アクセス(DMA)機能を備えるI/Oデバイスを接続するI/Oバスと、前記I/Oバスおよび前記システムバスに接続され、PCIホスト・ブリッジ用キャッシュを有するPCIホスト・ブリッジと、を備えるデータ処理装置におけるDMA方法であって、
前記PCIホスト・ブリッジが前記システムメモリ上のベージバッファの第1キャッシュ・ラインを、キャッシュ可能読取りコマンドにより前記PCIホスト・ブリッジ用キャッシュに読込む第1読込みステップと、
前記第1読込みステップに応答して、前記第1キャッシュ・ラインに関して前記CPUが前記CPU用キャッシュにより共用状態として取り扱うステップと、
前記PCIホスト・ブリッジが前記システムメモリ上のページバッファの残りのキャッシュ・ラインを、キャッシュ目的でない読取りコマンドにより前記PCIホスト・ブリッジ用キャッシュに読込む第2読込みステップと、
前記第2読込みステップに応答して、前記残りのキャッシュ・ラインについて前記CPUが前記CPU用キャッシュで変更状態として取り扱うステップと、
前記CPUが共用状態として管理している前記第1キャッシュ・ラインに対し、前記CPUが書込みを行う場合、前記CPUが前記システムバスを介して前記PCIホスト・ブリッジ用キャッシュでの無効化処理を行うためのシステム・バス・コマンドを出力するステップと、
前記システム・バス・コマンドを出力するステップに応答して、前記PCIホスト・ブリッジが前記第1キャッシュ・ラインを含むページバッファ全体について前記PCIホスト・ブリッジ用キャッシュの無効化処理を実行するステップと、
前記CPUが変更状態として管理している前記残りのキャッシュ・ラインに対し、前記CPUが書込を実行する場合、前記CPUが前記システムバスを介して前記無効化処理のための前記システム・バス・コマンドを発行しないように制御するステップとを含む、DMA方法。
IPC (1件)：
FI (1件)：
引用特許：
前のページに戻る
