特許
J-GLOBAL ID:201103035485869737

半導体装置の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 前田 弘 (外7名)
公報種別:特許公報
出願番号(国際出願番号):特願2001-249883
公開番号(公開出願番号):特開2003-059912
特許番号:特許第3477462号
出願日: 2001年08月21日
公開日(公表日): 2003年02月28日
請求項(抜粋):
【請求項1】半導体基板上に形成された下地層の上に絶縁膜を堆積した後、前記絶縁膜の上に剥離層を堆積する工程と、前記剥離層の上にレジストパターンを形成した後、前記剥離層及び絶縁膜に対して、前記レジストパターンをマスクにすると共に炭素及びフッ素を含むエッチングガスを用いるプラズマエッチングを行なう工程と、前記プラズマエッチング工程において前記レジストパターンの上に堆積されたポリマー膜に対して、酸素ガス又は酸素を主成分とするガスを用いてアッシングを行なう工程と、前記アッシング工程において表面部にフッ素注入層が形成された前記剥離層を除去する工程とを備え、前記剥離層を除去する工程において、前記剥離層は前記下地層に対して選択性を有していることを特徴とする半導体装置の製造方法。
IPC (6件):
H01L 21/3065 ,  G03F 7/11 503 ,  G03F 7/40 521 ,  H01L 21/027 ,  H01L 21/28 ,  H01L 21/768
FI (8件):
G03F 7/11 503 ,  G03F 7/40 521 ,  H01L 21/28 F ,  H01L 21/28 L ,  H01L 21/302 105 ,  H01L 21/30 572 A ,  H01L 21/90 C ,  H01L 21/90 A
引用特許:
出願人引用 (3件) 審査官引用 (3件)

前のページに戻る