特許
J-GLOBAL ID：201103035494437629
メモリ管理装置
発明者：
,
出願人/特許権者：
,
代理人 (1件)：
須山 佐一
公報種別：特許公報
出願番号（国際出願番号）：特願平11-094326
公開番号（公開出願番号）：特開2000-284996
特許番号：特許第4250250号
出願日： 1999年03月31日
公開日（公表日）： 2000年10月13日
請求項（抜粋）：
【請求項1】 メモリ管理装置本体の起動時にメモリデバイス上のメモリ空間を所定サイズの複数のブロックで各々構成した複数のゾーンに分割し、分割した該ゾーン毎の個々のブロックを、物理アドレスと論理アドレスが対応付けられたアサインブロックと、物理アドレスと論理アドレスが対応付けられていない未アサインブロックと、に1ビットの情報を用いて識別した識別テーブルを生成する手段と、
前記生成された識別テーブルを前記メモリデバイスへのデータライト時に参照し、前記メモリ空間内の前記複数のゾーンのうちで前記未アサインブロックの在る1つのゾーンを選択するとともに、選択した当該1つのゾーン中の全てのブロックにおける物理アドレスと論理アドレスとを対応付けした1ゾーン分の領域のみを有する変換テーブルを生成する手段と、
前記生成された変換テーブルを参照し、前記選択したゾーン中で前記未アサインブロックに該当していたブロックの論理アドレスに対応する物理アドレスを取得する手段と
を具備することを特徴とするメモリ管理装置。
IPC (1件)：
FI (2件)：
G06F 12/00 514 M
, G06F 12/00 542 D
