特許
J-GLOBAL ID：200903086015152831
半導体メモリ装置ならびにその制御方法
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
吉村 雅志
公報種別：公開公報
出願番号（国際出願番号）：特願平6-261806
公開番号（公開出願番号）：特開平7-219720
出願日： 1994年09月30日
公開日（公表日）： 1995年08月18日
要約：
【要約】【目的】 データ処理効率がよく、ハードディスク装置と互換性のある半導体メモリ装置を提供する。【構成】 フラッシュ型EEPROMなどの不揮発性メモリでデータ記憶部5が構成され、一定のブロック単位で上位計算機から論理ブロックアドレス指定でデータアクセスがされる半導体メモリ装置において、上位計算機から論理ブロックアドレスを前記データ記憶部5の実メモリ空間上の実ブロックアドレスに変換する第1のテーブル41と、実ブロックアドレスに対応して、その実ブロックアドレス内のデータの状態を管理する第2のテーブル42とを備えたことを特徴とする。
請求項（抜粋）：
電気的に書き込みが可能な不揮発性メモリからなるデータ記憶部と、前記データ記憶部に対する制御を行う制御手段と、接続される上位計算機とデータの入出力を行う入出力手段とで構成され、一定のブロック単位で上位計算機から論理ブロックアドレス指定でデータアクセスが実行される半導体メモリ装置において、前記上位計算機からアクセス時に指定される論理ブロックアドレスを前記データ記憶部の実メモリ空間上の実ブロックアドレスに変換する第1のテーブルと、前記実ブロックアドレスに対応してその実ブロックアドレス内のデータの状態を管理する第2のテーブルとを備えることを特徴とする半導体メモリ装置。
IPC (3件)：
G06F 3/08
, G06F 12/10
, G11C 16/06
