特許

J-GLOBAL ID：201103036287188488

半導体装置の作製方法

発明者： 須沢 英臣 ,  小野 幸治 ,  大沼 英人 ,  山形 裕和 ,  山崎 舜平
出願人/特許権者： 株式会社半導体エネルギー研究所
公報種別：特許公報
出願番号（国際出願番号）：特願平11-264101
公開番号（公開出願番号）：特開2001-085700
特許番号：特許第3538084号
出願日： 1999年09月17日
公開日（公表日）： 2001年03月30日
請求項（抜粋）：

【請求項1】絶縁表面を有する基板上に島状半導体層を形成し、前記島状半導体層を覆う絶縁膜を形成し、前記絶縁膜上に導電膜を形成し、前記導電膜上にレジストマスクを形成し、前記レジストマスクを用いて前記導電膜と前記絶縁膜とをエッチングし、パターニングされた導電層と、当該導電層と重ならない部分の膜厚が当該導電層と重なる部分の膜厚より薄い絶縁層とを形成し、前記レジストマスクを用いて当該レジストマスクを後退させながら前記導電層及び前記絶縁層を同時にエッチングし、端部にテーパー部が形成されたゲート電極と、前記ゲート電極の端部と接する部分にテーパー部が形成されたゲート絶縁膜とを形成し、前記ゲート電極をマスクとし、前記ゲート絶縁膜を介して、前記島状半導体層に導電型を付与する不純物元素を添加することを特徴とする半導体装置の作製方法。

IPC (5件)：

H01L 21/336 ,  G02F 1/1345 ,  G02F 1/1368 ,  G09F 9/30 338 ,  H01L 29/786

FI (8件)：

G02F 1/1345 ,  G02F 1/1368 ,  G09F 9/30 338 ,  H01L 29/78 616 A ,  H01L 29/78 617 S ,  H01L 29/78 617 K ,  H01L 29/78 617 L ,  H01L 29/78 617 T

引用特許：

出願人引用 (3件)

• 半導体集積回路及びその作製方法
  公報種別：公開公報   出願番号：特願平8-299755   出願人：株式会社半導体エネルギー研究所
• 特開平4-316333
  
• 薄膜トランジスタ及びその製造方法
  公報種別：公開公報   出願番号：特願平3-213953   出願人：シヤープ株式会社

審査官引用 (3件)

• 半導体集積回路及びその作製方法
  公報種別：公開公報   出願番号：特願平8-299755   出願人：株式会社半導体エネルギー研究所
• 特開平4-316333
  
• 薄膜トランジスタ及びその製造方法
  公報種別：公開公報   出願番号：特願平3-213953   出願人：シヤープ株式会社