特許
J-GLOBAL ID:201103037256426085

受動マトリックス・メモリの読出し動作および書込み動作を実行する方法および前記方法を実行する装置

発明者:
出願人/特許権者:
代理人 (4件): 浅村 皓 ,  浅村 肇 ,  清水 邦明 ,  林 鉐三
公報種別:特許公報
出願番号(国際出願番号):特願2002-508806
特許番号:特許第4542744号
出願日: 2001年07月06日
請求項(抜粋):
【請求項1】 残留分極を示す電気分極可能な材料,特にエレクトレット材料または強誘電体材料,を有するメモリ・セルのマトリックス・アドレス指定・メモリ・アレイの書込み動作および読出し動作を実行する方法であって,メモリ・セルの中に記憶された論理値が,前記メモリ・セルの実際の分極状態によって表され且つ前記アレイのメモリ・セルをアドレス指定するためのワード線路およびビット線路に電圧を加えることに応答して前記メモリ・セルへの電荷の流れまたは前記メモリ・セルからの電荷の流れを検出することによって決定され,前記電荷の流れの検出が具体的には前記分極可能な材料の分極の変化が原因で生ずる電荷の流れの成分を検出することに基づいており,前記書込み動作および読出し動作が制御回路デバイスの制御の下で実行され, a)読出し動作の期間中1個または複数個のメモリ・セルのダイナミックな電荷レスポンスを記録するステップと, b)各読出し動作期間中の前記分極可能な材料の分極の程度を,記録されたダイナミックな電荷レスポンスに依存し且つ前記制御回路デバイスによって定められる値であって,ゼロより大きく分極の飽和時の大きさより小さい範囲の値であり,メモリセルの論理状態の確実な検出のための所定の基準に一致している値に制限するステップと, c)書込みおよび読出し動作を実際の瞬間の電荷レスポンス情報に従って制御するステップ とを含み, 読出し動作において,前記メモリ・セルに記憶された論理値が,前記電荷の流れを蓄積して得られた電荷密度が,前記ワード線路およびビット線路に電圧を印加した後の一定の時点において,前記所定の基準を越えるか越えないかを検出することにより決定されることを特徴とする方法。
IPC (2件):
G11C 11/22 ( 200 6.01) ,  G11C 29/44 ( 200 6.01)
FI (3件):
G11C 11/22 501 H ,  G11C 11/22 501 P ,  G11C 29/00 655 Z
引用特許:
審査官引用 (3件)

前のページに戻る