特許
J-GLOBAL ID：201103038936715800
半導体装置用基板の製造方法
発明者：
,
出願人/特許権者：
公報種別：特許公報
出願番号（国際出願番号）：特願2001-309728
公開番号（公開出願番号）：特開2003-115662
特許番号：特許第4089198号
出願日： 2001年10月05日
公開日（公表日）： 2003年04月18日
請求項（抜粋）：
【請求項1】 ビルドアップ法を用いた多層プリントの製造における、配線パターンを形成する工程において、(a)絶縁樹脂層を形成する工程と、(b)該絶縁樹脂層の表面全体までにめっき法による薄膜導体層を形成する工程と、(c)該薄膜導体層の表面全体までに感光性レジスト層を形成する工程と、(d)該感光性レジスト層にフォトプロセス法による、フォトマスクを用いて、該薄膜導電体層を露出する所要のパターンを形成する工程と、(e)該パターンを形成したレジスト層から、前記薄膜導体層の表面までに全面に、該薄膜導電体層の露出面を清浄し、該薄膜導電体層を露出するパターンの裾部の境界線を削り、かつ、頂上部の表面コーナー部の角部がなくなるまでプラズマ処理をする工程と、(f)該表面全体に電解銅めっきをする工程と、(g)前記レジスト層を剥離する工程と、(h)ソフトエッチング法により表面に露出した前記薄膜導体層を除去する工程と、からなる工程を実行することを特徴とする半導体装置用基板の製造方法。
IPC (2件)：
H05K 3/46 ( 200 6.01)
, H05K 3/18 ( 200 6.01)
H05K 3/46 B
, H05K 3/46 N
, H05K 3/18 D
