特許

J-GLOBAL ID：201103042673662860

圧接型半導体装置

発明者： 土門 知一 ,  大村 一郎 ,  三柳 俊之
出願人/特許権者： 株式会社東芝
代理人 (7件)： 鈴江 武彦 ,  村松 貞男 ,  坪井 淳 ,  橋本 良郎 ,  河野 哲 ,  中村 誠 ,  河井 将次
公報種別：特許公報
出願番号（国際出願番号）：特願平11-280044
公開番号（公開出願番号）：特開2001-102520
特許番号：特許第3629172号
出願日： 1999年09月30日
公開日（公表日）： 2001年04月13日
請求項（抜粋）：

【請求項1】格子状に配列された複数の凸部を有するエミッタ電極板と、前記エミッタ電極板とは絶縁しつつ前記各凸部近傍に立設された複数の圧接ピンと、前記各凸部及び各圧接ピンの間で前記エミッタ電極板に固定されたプリント基板と、前記プリント基板の一方の面に選択的に形成され、表面に絶縁膜を有し、前記各圧接ピンの近傍領域のみ前記絶縁膜から露出されて前記エミッタ電極板に接触するエミッタ検出配線層と、前記プリント基板の他方の面に選択的に形成され、前記エミッタ検出配線層と略同一形状を有し、前記各圧接ピンに電気的に接続されたゲート配線層と、前記エミッタ電極板に対向配置されたコレクタ電極板と、前記コレクタ電極板と前記エミッタ電極板の各凸部とに加圧接触されるように同一平面に配列され、前記各圧接ピンに個別に加圧接触されるゲート電極を有する複数の半導体チップとを備えたことを特徴とする圧接型半導体装置。

IPC (3件)：

H01L 25/07 ,  H01L 23/48 ,  H01L 25/18

FI (2件)：

H01L 25/04 C ,  H01L 23/48 G

引用特許：

出願人引用 (2件)

• 圧接型半導体装置
  公報種別：公開公報   出願番号：特願平7-134451   出願人：株式会社東芝
• 圧接型半導体装置
  公報種別：公開公報   出願番号：特願平9-252163   出願人：株式会社東芝