特許
J-GLOBAL ID：201103042800757663
試験時間を短縮した強誘電体半導体記憶装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
伊東 忠彦
公報種別：特許公報
出願番号（国際出願番号）：特願2000-085318
公開番号（公開出願番号）：特開2001-266597
特許番号：特許第3844939号
出願日： 2000年03月24日
公開日（公表日）： 2001年09月28日
請求項（抜粋）：
【請求項1】強誘電体よりなるメモリセルと、
該メモリセルに読み書きするデータを伝送するビット線と、
該メモリセルと該ビット線との間に接続されるセルトランジスタと、
該セルトランジスタのオン・オフを制御するワード線と、
該ワード線を駆動するワード線駆動回路と、
該ビット線をプリチャージするプリチャージ回路と、
第1の状態ではプリチャージ動作が開始する前にワード線を非活性化し、第2の状態ではプリチャージ動作が開始した後にワード線を非活性化するように該ワード線駆動回路と該プリチャージ回路とを制御するタイミング制御回路
を含み、前記第1の状態は通常動作状態であり、前記第2の状態はテスト動作状態であることを特徴とする半導体記憶装置。
IPC (5件)：
G11C 29/12 ( 200 6.01)
, G06F 12/16 ( 200 6.01)
, G11C 11/22 ( 200 6.01)
, G11C 14/00 ( 200 6.01)
, G11C 11/401 ( 200 6.01)
G11C 29/00 671 Z
, G06F 12/16 330 A
, G11C 11/22
, G11C 11/34 352 A
, G11C 11/34 371 A
