特許
J-GLOBAL ID：201103043289855828
フィルタ回路
発明者：
出願人/特許権者：
代理人 (3件)：
小池 晃
, 田村 榮一
, 伊賀 誠司
公報種別：特許公報
出願番号（国際出願番号）：特願2001-283791
公開番号（公開出願番号）：特開2003-092501
特許番号：特許第3610939号
出願日： 2001年09月18日
公開日（公表日）： 2003年03月28日
請求項（抜粋）：
【請求項1】それぞれグランドパターンが形成された上下一対の誘電絶縁層間に、層間接続ビアを介して一端側を上記グランドパターンと接続されるとともに他端側を開放された容量結合型導体パターンを有する内部配線層を形成してなるフィルタ回路において、上記内部配線層に、上記導体パターンの開放端側の周囲に位置して互いに電気的に分離された複数個の容量負荷パターンを形成し、上記一方の誘電絶縁層上に、上記グランドパターンと電気的に分離されるとともに上記各容量負荷パターンに対応してそれぞれ形成され層間接続ビアを介して電気的に接続された複数個の容量負荷調整パターンを形成してなり、上記一方の誘電絶縁層上において、上記各容量負荷パターンと上記グランドパターンとを選択的に接続して同電位とすることによって上記各導体パターンに対する負荷容量が調整されることを特徴とするフィルタ回路。
IPC (2件)：
FI (2件)：
H01P 1/203
, H01P 1/205 J
