半導体装置の製造方法

発明者： , ,
出願人/特許権者：
代理人 (2件)：青山葆 , 山崎宏
公報種別：特許公報
出願番号（国際出願番号）：特願平11-258751
公開番号（公開出願番号）：特開2001-085675
特許番号：特許第4159197号
出願日： 1999年09月13日
公開日（公表日）： 2001年03月30日
請求項（抜粋）：

【請求項1】シリコンエッチングに対してエッチング選択性のある材料でシリコン基板あるいはシリコンウェル領域上に素子分離領域を形成して、上記シリコン基板あるいはシリコンウェル領域を上記素子分離領域と活性領域とに区分する工程と、上記活性領域上に、ゲート絶縁膜,ゲート電極およびゲート側壁絶縁膜を順次形成する工程と、上記素子分離領域および上記活性領域を含む全面を覆うように、第1の多結晶シリコン膜を成膜する工程と、上記第1の多結晶シリコン膜に対して異方性エッチングを行って、上記ゲート側壁絶縁膜に隣接して多結晶シリコンの第1サイドウォールを形成する工程と、上記多結晶シリコンの第1サイドウォールを覆うように第2の多結晶シリコン膜を成膜する工程と、上記第2の多結晶シリコン膜および上記第1サイドウォールに対して異方性エッチングを行うことによって、上記ゲート側壁絶縁膜に隣接し、且つ、上記素子分離領域上にまで延在する、多結晶シリコンの第2サイドウォールを形成する工程と、上記第2サイドウォールに不純物イオン注入を行ってソース,ドレイン領域を形成する工程を備えた半導体装置の製造方法において、上記工程により形成された上記第2サイドウォールは、上記第2サイドウォールにおけるゲート側壁絶縁膜に接している部分の上記シリコン基板あるいはシリコンウェル領域の表面からの高さが、上記ゲート電極の上記シリコン基板あるいはシリコンウェル領域の表面からの高さよりも低く、且つ、上記第2サイドウォールの上記シリコン基板あるいはシリコンウェル領域の表面からの高さにおける上記ゲート電極長手方向に対して垂直方向への変化は、上記ゲート電極側から側端に向かって減少していることを特徴とする半導体装置の製造方法。

IPC (1件)：

H01L 29/78 ( 200 6.01)

FI (1件)：

H01L 29/78 301 S

引用特許：

審査官引用 (6件)

半導体装置およびその製造方法
公報種別：公開公報出願番号：特願平9-148127 出願人：日本電気株式会社
特開平3-074848
特開平3-074848

全件表示

前のページに戻る