特許
J-GLOBAL ID：201103045428351174

半導体素子収納用パッケージ

発明者：
加藤 秀崇

加藤 秀崇 について


出願人/特許権者：
京セラ株式会社

京セラ株式会社 について


公報種別：特許公報
出願番号（国際出願番号）：特願平11-370308
公開番号（公開出願番号）：特開2001-185636
特許番号：特許第3314163号
出願日： 1999年12月27日
公開日（公表日）： 2001年07月06日
請求項（抜粋）：
【請求項1】上面に半導体素子が載置される載置部を有する基体と、該基体上面に前記載置部を囲繞するように取着された枠体と、該枠体を貫通してまたは切り欠いて形成された入出力端子の取付部と、該取付部に嵌着された入出力端子とを具備する半導体素子収納用パッケージにおいて、前記入出力端子は、比誘電率が9未満の略長方形状の誘電体板から成り、上面にその1辺から対向する他辺にかけて形成された線路導体とその両側に形成された接地導体層とを有する平板部と、該平板部の上面に前記線路導体および前記接地導体層を間に挟んで接合された立壁部とから構成され、前記線路導体は、1組の入力線路および/または出力線路として2本が形成された差動線路とされているとともに、前記平板部の厚さをt,前記2本の差動線路の間隔をG,前記線路導体と前記接地導体層との間隔をWとした場合、0.05mm≦G≦tかつt/2≦W≦3tであることを特徴とする半導体素子収納用パッケージ。
IPC (2件)：
H01L 23/02 ,  H01L 31/02
FI (2件)：
H01L 23/02 H ,  H01L 31/02 B
引用特許：
出願人引用 (3件)

前のページに戻る

TOP

BOTTOM