特許
J-GLOBAL ID：201103046909122825

電気泳動表示装置用基板、電気泳動表示装置、および電子機器

発明者：
山崎 泰志

山崎 泰志 について


出願人/特許権者：
セイコーエプソン株式会社

セイコーエプソン株式会社 について


代理人 (3件)： 西 和哉 ,  志賀 正武 ,  大浪 一徳
公報種別：公開公報
出願番号（国際出願番号）：特願2010-087242
公開番号（公開出願番号）：特開2011-221097
出願日： 2010年04月05日
公開日（公表日）： 2011年11月04日
要約：
【課題】十分な容量値を有する蓄積容量を備えることで表示ムラの発生を確実に抑制し得るとともに、消費エネルギーの少ない電気泳動表示装置用基板を提供する。【解決手段】本発明の電気泳動表示装置用基板30は、第1、第2TFT72,73が、第1導電膜からなるゲート電極74,75と、第1絶縁膜からなるゲート絶縁膜83と、半導体層76と、第2導電膜からなるソース電極77及びドレイン電極79と、を備え、第1蓄積容量71Aが、遮光性金属膜からなる第1蓄積容量電極80Aと、第2保護膜85Bと、画素電極35と、から構成され、第1蓄積容量電極80Aの少なくとも一部が、第1、第2TFT72,73およびデータ線68、走査線等の配線の少なくとも一部と重なっている。【選択図】図6
請求項（抜粋）：
基板本体と、前記基板本体に設けられた複数のデータ線および複数の走査線からなる配線と、前記データ線と前記走査線とにより区画された複数の画素と、を備え、前記複数の画素の各々が、画素スイッチング素子と画素電極と第1蓄積容量とを備えた電気泳動表示装置用基板であって、 前記画素スイッチング素子が、前記基板本体上に形成された第1導電膜からなるゲート電極と、少なくとも前記ゲート電極を覆うように形成された第1絶縁膜からなるゲート絶縁膜と、前記ゲート絶縁膜上に形成された半導体層と、前記半導体層のソース領域および前記データ線と電気的に接続された第2導電膜からなるソース電極と、前記半導体層のドレイン領域および前記画素電極と電気的に接続された前記第2導電膜からなるドレイン電極と、を備え、 前記第1蓄積容量が、前記第2導電膜より上層側に形成された遮光性金属膜からなる第1蓄積容量電極と、少なくとも前記第1蓄積容量電極を覆うように形成された第2絶縁膜からなる第1蓄積容量絶縁膜と、前記基板本体の法線方向から見たときに、前記第1蓄積容量絶縁膜を間に挟んで少なくとも一部が前記第1蓄積容量電極と重なるように形成された前記画素電極と、から構成され、 前記基板本体の法線方向から見たときに、前記第1蓄積容量電極の少なくとも一部が、前記画素スイッチング素子および前記配線の少なくとも一部と重なるように形成されていることを特徴とする電気泳動表示装置用基板。
IPC (3件)：
G02F 1/167 ,  G09F 9/30 ,  G09F 9/37
FI (3件)：
G02F1/167 ,  G09F9/30 338 ,  G09F9/37 Z
Fターム (29件)：
2K101AA04 ,  2K101BA02 ,  2K101BB43 ,  2K101BD61 ,  2K101EC08 ,  2K101EC09 ,  2K101ED13 ,  2K101EE02 ,  2K101EG03 ,  2K101EJ11 ,  2K101EJ22 ,  5C094AA03 ,  5C094AA21 ,  5C094AA53 ,  5C094AA55 ,  5C094BA03 ,  5C094BA75 ,  5C094CA19 ,  5C094DA13 ,  5C094EA04 ,  5C094ED15 ,  5C094FA01 ,  5C094FA02 ,  5C094FB12 ,  5C094FB14 ,  5C094FB15 ,  5C094FB19 ,  5C094HA03 ,  5C094HA06
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM