特許
J-GLOBAL ID：201103049206909679

シミュレーション方法およびシミュレーションシステム

発明者：
井口 克己

井口 克己 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について


代理人 (1件)： 真田 有
公報種別：特許公報
出願番号（国際出願番号）：特願平11-019320
公開番号（公開出願番号）：特開2000-222446
特許番号：特許第3655114号
出願日： 1999年01月28日
公開日（公表日）： 2000年08月11日
請求項（抜粋）：
【請求項1】シミュレーション対象回路を分割して複数のシミュレーションアクセラレータに割り当て、これらのシミュレーションアクセラレータを同時に動作させることにより、該シミュレーション対象回路の論理シミュレーションを実行するためのシミュレーション方法であって、前記論理シミュレーションを実行してトレースすべき信号を指定する信号名情報を含むトレース情報を、システム制御部から、該複数のシミュレーションアクセラレータにそれぞれ対応してそなえられた複数のアクセラレータ制御部へ放送出力する第1ステップと、前記トレース情報に応じて各アクセラレータ制御部により各シミュレーションアクセラレータを制御しながら、各シミュレーションアクセラレータにより該シミュレーション対象回路の論理シミュレーションを実行することにより、該シミュレーションアクセラレータ毎に前記信号名情報により指定された信号の状態をトレースする第2ステップと、該複数のシミュレーションアクセラレータによって得られたトレースパターンを結合することにより、前記信号名情報により指定された全ての信号の状態をトレース結果として得る第3ステップとを有し、各シミュレーションアクセラレータに割り当てられた該シミュレーション対象回路の分割部分における信号の信号名情報とそのシミュレーションアクセラレータにマッピングされたアドレス情報との対応関係を、該アクセラレータ制御部毎に、アドレス情報データベースとして予め保持させておき、前記第2ステップにおいて、前記トレース情報に含まれる信号名情報に対応するアドレス情報が該アドレス情報データベースに存在する場合には、そのアドレス情報に対応するフィールドに、各シミュレーションアクセラレータにより得られた前記トレースパターンを出力する一方、前記トレース情報に含まれる信号名情報に対応するアドレス情報が該アドレス情報データベースに存在しない場合には、その信号名情報に対応するアドレス情報としてダミーアドレスを設定し、そのダミーアドレスに対応するフィールドに、前記トレースパターンとしてダミーパターンを出力し、前記第3ステップにおいて、前記ダミーパターン以外の実際のトレースパターンのみを結合して前記トレース結果を得ることを特徴とする、シミュレーション方法。
IPC (1件)：
G06F 17/50
FI (1件)：
G06F 17/50 664 L
引用特許：
出願人引用 (3件)

前のページに戻る

TOP

BOTTOM