特許
J-GLOBAL ID:201103050525565581

半導体パッケージの試験方法

発明者:
出願人/特許権者:
代理人 (1件): 伊東 忠彦
公報種別:特許公報
出願番号(国際出願番号):特願2001-397862
公開番号(公開出願番号):特開2003-194755
特許番号:特許第3858690号
出願日: 2001年12月27日
公開日(公表日): 2003年07月09日
請求項(抜粋):
【請求項1】半導体パッケージの信頼性を評価する半導体パッケージの試験方法であって、 前記半導体パッケージの接地端子と電源入力端子間に所定の試験電流を通電して、所定のタイミングで前記接地端子と前記電源入力端子間の電圧を測定するとともに、前記半導体パッケージの前記接地端子と出力電圧端子間の電圧を測定する第1の手順と、 前記第1の手順で測定された前記半導体パッケージの前記接地端子と前記出力電圧端子間の電圧に基づいて出力電流を補正し、補正された出力電流に基づいて前記半導体パッケージへの印加電圧を求める第2の手順と、 前記半導体パッケージの接地端子と電源入力端子間に所定時間、前記第2の手順で求められた印加電圧を印加して、所定のタイミングで前記接地端子と前記電源入力端子間の電圧を測定する第3の手順と、 前記第1の手順で測定された電圧と前記第3の手順で測定された電圧との差に基づいて前記半導体パッケージの熱抵抗を測定する第4の手順とを有することを特徴とする半導体パッケージの試験方法。
IPC (2件):
G01R 31/26 ( 200 6.01) ,  G01N 25/18 ( 200 6.01)
FI (2件):
G01R 31/26 H ,  G01N 25/18 Z
引用特許:
審査官引用 (10件)
全件表示

前のページに戻る