特許

J-GLOBAL ID：201103051885319502

トレンチ・キャパシタ構造およびその製造方法

発明者： ジェフリー・ピー・ガンビーノ ,  ウルリケ・グリューニング ,  ジャック・エイ・マンデルマン ,  カール・ジェイ・ラデンス
出願人/特許権者： インターナショナル・ビジネス・マシーンズ・コーポレーション ,  シーメンス・アクチェンゲゼルシャフト
代理人 (1件)： 坂口 博 (外1名)
公報種別：特許公報
出願番号（国際出願番号）：特願平11-151338
公開番号（公開出願番号）：特開2000-022101
特許番号：特許第3327867号
出願日： 1999年05月31日
公開日（公表日）： 2000年01月21日
請求項（抜粋）：

【請求項1】半導体基板中にトレンチ・キャパシタ構造を製作する方法であって、(a)(i)狭い上部領域と広い下部領域とを有するトレンチと、(ii)基板内の前記広い下部領域の周りの電極と、(iii)前記トレンチを前記電極において内張りする共形ノード誘電体とを有する半導体基板を用意する第1のステップと、(b)前記トレンチの前記広い下部領域中にボイドを残して前記トレンチをポリシリコン層で充填する第2のステップと、(c)前記第2のステップで得られる構造を平坦化する第3のステップと、(d)前記トレンチの前記狭い上部領域内のポリシリコン層を除去し、前記トレンチの前記広い下部領域内の前記ボイドを露出させる第4のステップと、(e)前記狭い上部領域および前記広い下部領域内に共形耐熱金属層を形成する第5のステップと、(f)前記構造をアニールして前記トレンチ構造の前記広い下部領域内に耐熱金属サリサイド層を形成する第6のステップと、(g)前記トレンチの前記狭い上部領域から前記共形耐熱金属層を除去する第7のステップと、(h)前記トレンチ構造にポリシリコンを充填する第8のステップと、(i)前記第8のステップで得られる構造を平坦化する第9のステップとを含む方法。

IPC (2件)：

H01L 21/8242 ,  H01L 27/108

FI (1件)：

H01L 27/10 625 A

引用特許：

出願人引用 (2件)

• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平7-307589   出願人：株式会社東芝
• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平10-149596   出願人：株式会社東芝